高性能AI芯片测试建议书-是德科技大学.PDFVIP

高性能AI 芯片测试建议书 是德科技（中国 ）有限公司 李凯 一、高性能AI 芯片的特点 云计算（Cloud Computing ）已经成为现代互联网时代的基础设施，由此催生的大数据（Big Data ） 及人工智能（AI ）应用成为资本追逐的热点，并上升到国家战略层面。AI 芯片是AI 技术实现的 核心技术，从应用场景上，AI 芯片主要分为云端 （Cloud ）与终端 （Device ）芯片两类；从功能 上 ，也主要分为训练 （Training ）和判决（Inference ）两类。其中 ，针对云端训练的芯片需要用 到海量数据对其深度神经网络模型进行训练，对性能的要求最为苛刻。云端的训练芯片由于性能 要求高，实现难度大，目前主要分为以 nVidia 为代表的 GPU 阵营和以 Google 为代表的ASIC 阵营。其中 ASIC 的芯片的发展呈现逐渐上升的趋势 ，也是最有可能实现芯片技术突破的领域。 下图是以 IBM 的 Power 系列 CPU 和 nVidia 的 GPU 为例构建的一个针对 AI 计算的异构服务 器。可以看到 ，对于针对云端训练的 AI 芯片来说，除了为了适应 AI 算法的要求而芯片自身架构 的变化以外，由于需要随时进行海量数据的存取和交换 ，因此对于内存总线和外设接口的吞吐率 要求非常高。 二、高性能AI 芯片的测试需求 对于高性能 AI 芯片来说，其典型的外部互联接口主要分为以下几类： 高性能存储接口：用于海量数据高速存取，目前以 DDR4/GDDR5 内存为主 ，未来会采用 DDR5/GDDR6/HBM 等内存方式。下图展示了高性能内存技术的发展。 高性能互联接口：用于多块 AI 芯片间高速、低延时互联，以集群的方式提升计算能力 ，主要以 NVLink、CCIX、100G/400G 以太网为主。下表展示了主流异构计算总线的发展趋势。 高性能任务调度接口：专用的AI 芯片如 GPU、ASIC 一般难以单独组成 AI 计算平台，很多时候 还需要 CPU 的配合进行任务调度，与 CPU 的互联以 PCIe3.0/4.0 为主 ，未来会用 PCIe5.0。下 图展示了 PCIe 总线的发展路线图。 三、高性能AI 芯片的测试平台 针对以上测试需求，Keysight 公司提供了针对高性能AI 芯片的测试平台。主要包 括： 高速互联通道分析平台； 高速信号质量验证平台； 高速接口容限测试平台； 高速存储总线性能分析平台。 下面一一介绍。 高速互联通道分析平台 高速 PCB、连接器、背板、电缆等是承载高性能AI 芯片互联的基础。下图是 Google 公司 的基于 TPU 的AI 计算集群，可以看到，其由大量高速的电缆、背板连接在一起。 对于这些非常高速的 PCB、连接器、电缆，甚至芯片封装来说，由于制作工艺及综合设计等原 因，可能会造成实物与仿真期望的不符 ，所以细致的实物性能验证必不可少。Keysight 公司不但 提供了传统的 TDR/TDT （时域反射/时域传输）以及矢量网络分析仪（VNA ） ，还针对信号完 整性的应用，专门推出了基于 TDR/TDT （时域反射/时域传输）以及矢量网络分析仪（VNA ）的 物理层测试系统（ Physical Layer Test System– PLTS ）。 基于矢量网络分析仪（VNA ）的测试系统大大提高了带宽、幅度和相位精度、相位稳定性、动态 范围（信噪比）和先进的校准技术。在很多情况下高动态范围是非常重要的，使用大的动态范围 就有可能把非常低的信号串扰测试出来，对于差分器件来说高的动态范围可以识别非常小的模式 转换，如由于差分器件设计不对称造成差分信号转换成共模干扰。而 PLTS(物理层测试系统)扩展 了VNA 的分析功能，其可实现的主要功能包括以下几个方面:频域差分/单端 S 参数测试，阻抗测 试，通过去嵌入功能，得到被测件的真实参数；时域单端/差分 TDT/TDR 抗测量 ；前向、反向测 试，传输，反射测量，单端，差模，共模和模式转换测量 ；TDR 或 VNA 测得的数据与 PLTS 的 虚拟眼图发生器产生的码型进行卷积运算得出仿真眼图。 高速信号质量验证平台 无源阶段的测试完成后，进入下一个研发阶段，将相应芯片等器件安装 在电路板上，建立起可工 作的系统之后，可采用 Keysight 的高带宽数字示波器对实际的活的信号进行测试分析 ，包括波 形参数测量，抖动测量，一致性测量等。若是针对大量的信号如高速并行总线需要同时测试， Keysi