接口技术与常见接口芯片的应用.pptxVIP

第 8 章接口技术与常见接口芯片的应用 8.1 概述 8.1.1 接口的功能 8.1.2 接口与系统的连接8.2 并行通行和并行接口芯片 8.2.1 并行通信 8.2.2 8255A可编程并行接口芯片 8.3 串行通信和串行接口芯片 8.3.1 串行通信的基本概念8.3.2 8251A可编程串行通信接口 8.4 计数器/定时器接口电路 8.4.1 可编程计数器/定时器的工作原理 8.4.2 8253可编程计数器/定时器 8.5模拟通行道接口 8.5.1 概述 8.5.2 数/模（D/A）转换器 8.5.3 模/数（A/D）转换器概述8．18．1．1 接口的功能地址译码和I/O设备的选择信息的输入与输出信息的转换功能接口的功能联络和中断管理功能可编程功能错误检测功能接口与系统的连接8．1．2数据/状态/控制总线收发器和相应逻辑电路输入/输出设备控制线状态寄存器控制寄存器读/写使能地址总线控制总线数据总线数据线联络信号控制数据输入寄存器和数据输出寄存器存储器和I/O选择地址译码器片选寄存器选择中断请求菊花链逻 辑中断回答信号DMA控制器图8-1 典型I/O接口与系统总线连接逻辑图接口与系统的连接8．1．2实现与CPU的启动、选中接口等控制信号的配合，提供传输数据信息的I/O端口。与系统总线相连接口随接口类型的不同而异，其电路结构与设备传输数据的要求以及数据格式紧密相关。与I/O设备相连8．2并行通信和并行接口芯片8．2．1 并行通信●所谓并行通信就是把一个字符的全部n个数据位用n条线同时进行传输。与串行通信相比，它具有传输速度快、信息率高等优点。●并行接口内部设置有一个控制寄存器，用来寄存CPU写出的控制命令。另有一个状态寄存器提供各种状态位供CPU查询。并行接口数据输入准备好数据总线CPU控制寄存器输入设备数据输入回答读信号输入缓冲寄存器写信号复位输出缓冲寄存器中断请求状态寄存器数据输出输出设备地址译码片选A1数据输入准备好数据输入回答A0并行通信8．2．1图8-2 并行接口连接外设示意图8255A可编程并行接口芯片8．2．21. 8255A的内部逻辑结构(1) 外设接口部分（数据端口A、B、C）1) 端口A。端口A内部包含一个8位数据输入锁存器和一个8位数据输出锁存/缓冲器。●2) 端口B。端口B内部包含一个8位数据输入缓冲器和一个8位数据输出锁存/缓冲器。●3) 端口C。端口C内部包含一个8位数据输入缓冲器和一个8位数据输出锁存/缓冲器。通过向芯片写入方式选择控制字，端口C可以被分成两个4位端口。●（A组和B组控制电路）(2)内部逻辑 ●这两组控制电路，根据芯片内部的控制寄存器内容（存放着CPU输出的方式选择控制字）和“读/写控制逻辑”发出的读/写命令，控制两组端口的工作方式和读/写操作。A组控制电路控制端口A、端口C高4位（PC7～PC4）。B组控制电路控制端口B、端口C低4位（PC3～PC0）。CPU接口部分(3)1) 读/写控制逻辑电路●地址线A1和A0、CS（片选）、RD（读控制）、WR（写控制）、RESET（复位）信号的组合，用来控制8255A进行数据信息、状态信息和控制信息的传输。2) 数据总线缓冲器●它是一个8位的双向三态数据缓冲器，它是8255A与CPU数据总线的接口，所有数据的输入/输出，以及CPU用输出指令向8255A发出的控制字和用输入指令向8255A发出的控制字和用输入指令从8255A读入的外设状态信息，都是通过这个缓冲器传送的。2.8255A的引脚及功能PA7~PA0与外设相连的引脚PB7~PB08255A的引脚PC7~PC0数据线引脚与CPU相连的引脚控制线引脚3.8255A的控制字(1) 方式选择控制字1） 8255A有三种工作方式方式0——基本的输入/输出方式方式1——选通的输入/输出方式方式2——双向传输方式2） 端口A可以工作于三种工作方式中任何一种，端口B只能工作于方式0或者方式1，端口C既可以分为两个4位端口，作一般的输入/输出端口使用，更经常的是用于配合端口A和B工作，为它们提供控制信号和状态信号。3） 由内部逻辑（A组和B组控制电路）可以将三个数据端口划分为两组，分别为A组（端口A和端口C高4位PC7～PC4）和 B组（端口B和端口C低4位PC3～PC0）。端口C置位/复位控制字(2)●端口C经常用于配合端口A和B工作，为它们提供控制信号和状态信号，因此端口C的各个位经常作为控制位或状态位来使用，为了方便用户单独设置某一个控制位或状态位， 8255A提供了端口C置位/复位控制字。8255A的工作方式4.(1) 方式0——基本输入/输出方式●两个8位端口A、B及两个4位端口（端口C的高4位、低4位）中的任一端口，均可以作为输入端口或输出端口，且各端口均