- 1、本文档共10页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
成绩
指导教师
日期
张歆奕
2015-6-29
实验三:基于自定义PWM的乐曲演奏实验
二、实验要求
1、理解PWM设计原理
2、设计PWM自定义组件
3、利用SOPC Builder构建乐曲演奏电路的微处理器系统
4、构建硬件设计电路
5、编写乐曲C语言程序
6、用niosII软件下载程序,调试
实验原理
1、PWM的基本原理? ?? ?PWM即脉冲宽度调制,是利用微处理器的数字输出来对模拟 HYPERLINK /zhuti_dianlu_1.html \t /_blank 电路进行控制的一种非常有效的技术。
脉冲宽度调制(PWM)是一种对模拟信号电平进行数字编码的方法。通过高分辨率计数器的使用,方波的占空比被调制用来对一个具体模拟信号的电平进行编码。PWM信号仍然是数字的,因为在给定的任何时刻,满幅值的直流供电要么完全有(ON),要么完全无(OFF)。电压或电流源是以一种通(ON)或断(OFF)的重复脉冲序列被加到模拟负载上去的。通的时候即是直流供电被加到负载上的时候,断的时候即是供电被断开的时候。只要带宽足够,任何模拟值都可以使用PWM进行编码。 多数负载(无论是电感性负载还是电容性负载)需要的调制频率高于10Hz,通常调制频率为1kHz到200kHz之间。
乐曲演奏原理
用niosII软件控制组件,实现PWM控制蜂鸣器的输入信号的频率,改变蜂鸣 器鸣叫的音的长短、响度等。
3、乐曲演奏电路的微处理器系统
微处理系统如图1所示:
NiosllLL RAM
NiosllLL
RAM
AVALON_MM
PWMLLsysidLLJtag Uart
PWMLL
sysidLL
Jtag Uart
CYCLONEII
DE2_70
蜂鸣器
图1 乐曲演奏电路的微处理器系统
四、实验过程
1、用HDL设计带avalon slave接口的PWM控制器
PWM自定义组件的设计,如下:
clk:PWM输入时钟;
reset:PWM复位信号;
chipselect:PWM使能信号;
address:PWM寄存器地址信号;
write:PWM写信号;
writedata:PWM写数据;
read:PWM读信号;
byteenable:字节使能信号;
readdata:PWM读出数据;
PWM_out:PWM输出信号。
程序如下:
module mypwm(clk,reset_n,chipselect,address,write,writedata,read,readdata,
byteenable,pwm_out);
input clk;
input reset_n;
input chipselect;
input write;
input read;
input[31:0] writedata;
output[31:0] readdata;
input[3:0] byteenable;
input[1:0] address;
output pwm_out;
reg[31:0] clock_divide_reg;//PWM输出一个周期中包含的时钟周期数
reg[31:0] duty_cycle_reg;
reg control_reg;
reg clock_divide_reg_selected;
reg duty_cycle_reg_selected;
reg control_reg_selected;
reg[31:0] pwm_counter;//PWM计数值
reg[31:0] readdata;
reg pwm_out;
wire pwm_enable;
//address decode
always@(address)
begin
clock_divide_reg_selected=0;
duty_cycle_reg_selected=0;
control_reg_selected=0;
case(address)
0:clock_divide_reg_selected=1;
1:duty_cycle_reg_selected=1;
2:control_reg_selected=1;
default:
begin
clock_divide_reg_selected=0;
duty_cycle_reg
文档评论(0)