二十四小时制时钟设计.docVIP

PAGE 15 沈阳航空航天大学 课 程 设 计 （说明书） 二十四小时制数字钟系统设计 班级 / 学号 37 学 生 姓 名 赵 志 鸿 指 导 教 师 徐 嵩 沈阳航空航天大学 课 程 设 计 任 务 书 课 程 名 称 数字逻辑课程设计 课程设计题目 二十四小时制数字钟系统设计 课程设计的内容及要求： 一、设计说明与技术指标 设计一个二十四小时制数字钟系统电路，技术指标如下： 该数字钟系统要求利用二十四小时制表示时间，利用6位数码管进行具体时间显示；另外要求有三个按键进行时间调节，一个调整时间功能键，按一次此键进入调时功能；连按两次进入调分功能；连按三次进入调秒功能；另外两个按键分别为“+”功能与“-”功能。 二、设计要求 1．在选择器件时，应考虑成本。 2．根据技术指标，通过分析计算确定电路和元器件参数。 3．画出电路原理图（元器件标准化，电路图规范化）。 三、实验要求 1．根据技术指标制定实验方案；验证所设计的电路，用软件仿真。 2．进行实验数据处理和分析。 四、推荐参考资料 1. 童诗白，华成英主编．数字电子技术基础．[M]北京：高等教育出版社，2006年 五、按照要求撰写课程设计报告 成绩 指导教师 日期 一、概述 数字时钟是用数字集成电路做成的现在计时器，与传统的机械钟相比有走时准确，显示直观（六位数码显示器），无机械传动装置等优点。而且钟表的数字化给人们生产生活带来了极大的方便，大大地扩展了钟表原先的单一报时功能。诸如自动报警，定时广播，定时启闭电路，定时开关烘箱，通断电力设备，甚至各种定时电器的自动启动等。所有这些都是以钟表数字化为基础的。因此，研究数字的应用原理及扩大其应用，有着非常现实的意义。 关于二十四小时制时钟系统的设计，我用的主要是六位数码管显示时间，减小了计时误差，这种表具有时，分，秒显示的功能，还可以进行时分秒的校对，片选的灵活性也很不错。本设计利用了六片74LS192芯片来实现数字时钟的计时和校时功能，其中74LS160是核心元件，用来作为切换控制档位的十进制计数器，同时采用数码管经过74LS162芯片相关进位和借位动态显示“时”，“分”，“秒”的现代计时装置。它的计时周期是24小时，满刻显示度为“00时00分00秒”，另外具有校时功能，断电后有记忆功能，恢复供电时可实现计时同步等特点。在校时过程中，通过一个弹簧开关摁键的次数将数字时钟的“时”“分”“秒”档位锁定，再通过另外两个弹簧摁键实现加减从而达到校时的目的。本报告意在表达本设计的中心思想，其由概述部分，方案论证部分，电路设计部分，性能测试部分，结论，性价比，课设体会及合理化建议，参考文献和两个总电路图，元器件清单几个大部分组成。 二、方案论证 设计一个二十四小时制数字钟系统电路，技术指标如下： 该数字钟系统要求利用二十四小时制表示时间，利用6位数码管进行具体时间显示；另外要求有三个按键进行时间调节，一个调整时间功能键，按一次此键进入调时功能；连按两次进入调分功能；连按三次进入调秒功能；另外两个按键分别为“+”功能与“-”功能。 方案原理图如图1所示。 图1 二十四小时制时钟系统电路原理框图 本设计最大的特点是芯片的选择。不同的芯片选择，将决定数字时钟的电路构成模块。作为本方案所选择的芯片， 74LS192为可预置的十进制同步加/减计数器，清除端是异步的。当清除端为高电平时，不管时钟端状态如何，即可完成清除功能。74LS192的预置也是一异步的，当置入控制端为低电平时，不管时钟的状态如何，输出端即可预置成与数据输出端相一致的状态。芯片的计数是同步的，靠时钟端同时加在4个触发器上实现，在时钟端上升沿作用下QA~QD同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用UP或DOWN，此时另一个时钟应该为高电平。 当计数上溢出时，进位输出端~CO输出一个低电平脉冲，其宽度为~CO低电平部分的低电平脉冲；当计数下溢出时，借位输出端~BO输出一个低电平脉冲，其宽度为~BO低电平部分的低电平脉冲。 74LS192功能表如表2所示。 表2 74LS192功能表 本方案的支撑资源是在时钟脉冲的作用下能够进行数字时钟的具体时钟显示。 三、电路设计 1.时间“秒”的计时电路 其电路图如下图3所示。 图3所示的电路图中电路通过74LS192清零端CLR接低电平，置数端~LOAD-接入高电平U