数电实验数字钟上机报告.docVIP

. . MAX+Plus II多功能数字钟设计 多功能数字钟设计 一、实验目的 1. 掌握可编程逻辑器件的应用开发技术 ——设计输入、编译、仿真和器件编程； 2. 熟悉一种EDA软件使用； 3. 掌握Verilog设计方法； 二、实验任务 1. 已知条件 MAX+Plus II软件 FPGA实验开发装置(该装置可以提供3路时钟信号和译码显示电路） 基本功能 具有“秒”、“分”、“时”计时功能，小时按24小时制计时。 具有校时功能，能对“分”和“小时”进行调整 2. 扩展功能 仿广播电台正点报时。在59分51秒、53秒、55秒、57秒、59秒发出音响结束时刻为整点。 定时控制，其时间自定； 3. 选做内容 任意时刻闹钟 自动报整点时数 小时计数器改为12翻1 数字钟设计分析-功能框图 设计编译 设计输入 module top_clock (Second,ap,CP,nCR,EN,Adj_Min,Adj_Hour,ctrlbell,sethrkey,setminkey, alarm,_1khz,_500hz,rhr,rmin); input CP,nCR,EN,Adj_Min,Adj_Hour,ctrlbell,_1khz,_500hz,s