十进制数的显示设计.docVIP

十进制数的显示设计 摘要： 在数字系统中，经常需要将二进制数通过7段数码显示方式以十进制的形式显示出来。本文设计了能够将32位二进制符号数显示为带符号的8位十进制数的电路实现方法。 关键词： 七段数码管 二进制符号数 十进制数 七段译码器 正文： 引言 在数字系统中，经常需要将二进制数通过7段数码显示方式以十进制的形式显示出来。要将二进制数转换为十进制数要用到七段数码管（七段显示器），以及将二进制数转化为输出信号的七段译码器，本文将分条论述。 七段译码器的设计 七段译码器是指把四位BCD码作为其输入编码，而把七段数码管使用的“七段码”做为输出代码。此处我们使用基本逻辑元器件进行设计。 七段译码器可以由十位BCD译码器，通过逻辑关系得到七段译码器，逻辑关系图如下： 图一：BCD译码器与七段译码器的逻辑关系 因此，我们需要先设计一个BCD译码器。 BCD译码器有两种设计思路，第一种为通过逻辑关系画出卡诺图，在对逻辑关系进行化简得到逻辑关系式，画出设计电路，第二种为通过两个2-4译码器作为电路的输入端，再在对应的输出用与门连接，得到BCD译码器。由于第二种设计方案逻辑面积更小，延迟时间更短，故此处采用第二种方法对BCD译码器进行设计。 设计的电路如下图所示， 图二：BCD译码器 使用max-plus2进行进行波形仿真，仿真波形如下： 图三：BCD译码器的仿真波形 至此，我们已经设计出了BCD译码器，再根据图一中所示的逻辑关系，可以设计出七段译码器。 七段译码器的逻辑关系图如下： 图四：七段译码器 图四的七段译码器的图示为了简便，直接使用了三输入和四输入的与非门，若考虑到逻辑面积和延迟时间，可以用类似下图方式进行电路的简化。 图五：与非门的化简 对图四进行进行波形仿真，仿真结果如下： 图六：七段译码器仿真波形 由仿真波形可知，我们已经成功的设计出了一个七段译码器。 将二进制符号数转化为十进制数的方法 这里我们认为二进制符号数为S-M码（原码），则32位二进制符号数的最高位为符号数，之后的31位表示数值。1~28位每四位输入一个七段译码器，而29、30、31三位输入一个七段译码器四个输入的三个最低输入端，另一个接低电平。符号位（最高位）接入七段数码管的g 端，使g端高电平亮、低电平灭，而其他输入端全部接地，从而达到显示负号的目的。故要使用9个七段数码管（8个显示数值，一个显示符号）和8个七段译码器，来实现将32位二进制符号数显示为带符号的8位十进制数。 图七：七段数码管 鉴于maxplus2软件中没有七段数码管，这里我们使用multisim10进行设计，对于输入一位数值的电路，可以采用如下设计： 图八：七段数码管的显示 图中最上端的为七段数码管，从左到右依次为管脚A、B、C、D、E、F、G，RPACK7为限流电阻（R=180欧），4511BD为七段译码器，最下面的为字发生器，用于产生数字信号的输入。 四、电路的仿真 将32位二进制符号数显示为带符号的8位十进制数的电路如下，我们通过字发生器输入信号1001 0010 1000 0010 0011 1000 0011 0000，得到的数值如下图显示。 图九：仿真电路的显示 至此，我们已经设计了一种将32位二进制符号数显示为带符号的8位十进制数的方法。 五、总结 本文为实现将32位二进制符号数显示为带符号的8位十进制数，分析了从七段译码器的设计到七段数码管的显示。用基本逻辑器件设计出了七段译码器，再利用七段译码器设计出了七段数码管的显示电路，从而达到数字电路信号转换与显示的目的。 参考文献： 【1】（美）John F.Wakerly著，林生，葛红，金林京翻译，《数字设计原理与实践（原书第四版）》，北京：机械工业出版社 【2】陈英等，电子技术应用实验教程，成都：电子科技大学出版社 【3】张鹰老师制作，《数字设计原理与实践》课程PPT