实验六：数字频率计的设计.docVIP

. . 南昌大学实验报告 学生姓名： 学号： 专业班级： 实验类型:□验证 □综合 ▉设计 □创新 实验日期： 12.14__ 实验成绩： 实验五 数字频率计的设计 一、实验目的 1.了解直接测频的方法和原理。 2.掌握如何在 FPGA 内部设计多种功能模块。 3.掌握 VHDL 在测量模块设计方面的技巧。 二、实验原理 所谓频率就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔 T（也称闸门时间）内测得这个周期性信号的重复变化次数为 N，则其频率可表示为 f＝N/T 由上面的表示式可以看到，若时间间隔 T 取 1s，则 f＝N。由于闸门的起始和结束的时刻对于信号来说是随机的，将会有一个脉冲周期的量化误差。进一步分析测量准确度：设待测信号脉冲周期为 Tx，频率为 Fx，当测量时间为 T=1s 时，测量准确度为δ=Tx/T=1/Fx。由此可知这种直接测频法的测量准确度与被测信号的频率有关，当待测信号频率较高时，测量准确度也较高，反之测量准确度较低。因此，这种直接测频法只适合测量频率较高的信号，不能满足在整个测量频段内的测量精度保持不变的要求。若要得到在整个测量频段内的测量精度保持不变的要求，应该考虑待精度频率测量等其它方法。 等精度频率测频的实现方法，可以用图 17-1 所示的框图