- 4
- 0
- 约2.73千字
- 约 19页
- 2019-04-26 发布于天津
- 举报
软件是一个功能强大容易使用的软件包它可以以图形方式文字输入方式和和波形方式输入设计文件可以编译并形成各种能够下装到和各种器件的文件还可以进行仿真以检验设计的准确性软件打开开始程序设计过程输入项目文件名输入源文件图形和波形输入方式指定器件型号保存并检查源文件指定管脚保存和编译源文件生成波形文件仿真下载配置可编程逻辑电路技术实验实验学时数学时实验组成四位加法器实验必做键盘扫描必做交通灯实验必做转换实验选做实验使用的软件软件是一个功能强大容易使用的软件包它可以以图形方式文字输入方式和和波形方式输入设计
MAX+PLUSII软件是一个功能强大,容易使用的软件包,它可以以图形方式、文字输入方式(AHDL、VHDL和VERILOG)和波形方式输入设计文件,可以编译并形成各种能够下装到EPROM和各种ALTERA器件的文件,还可以进行仿真以检验设计的准确性。 软件打开: 开始 程序 Altera MAX+PLUSII10.1 设计过程 1、输入项目文件名(File/Project/Name) 2、输入源文件(图形、VHDL、AHDL、Verlog和波形输入方式) (Max+plusⅡ/graphic Editor, Max+plusⅡ/Text Editor, Max+plusⅡ/Waveform Editor) 3、指定器件型号(Assign/Device) 4、保存并检查源文件(File/project/Save Check) 6、指定管脚(Max+plusⅡ/Floorplan Editor) 7、保存和编译源文件(File/project/Save Compile) 8、生成波形文件(Max+plusⅡ/Waveform Editor) 9、仿真(Max+plusⅡ/Simulator) 10、下载配置(Max+plusⅡ/Programmer) * 可编程逻辑电路技术实验 实验学时数:16学时 实验组成 四位加法器实验(必做) 键盘扫描(必做) 交通灯实验(必做) A/D转换实验(选做) 实验使用的软件:MAX+PLUSII10.1 MAX+PLUSII软件是一个功能强大,容易使用的软件包,它可以以图形方式、文字输入方式(AHDL、VHDL和VERILOG)和波形方式输入设计文件,可以编译并形成各种能够下装到EPROM和各种ALTERA器件的文件,还可以进行仿真以检验设计的准确性。 设置跳接 EPM7128 脉冲源模块 键盘 数码管 LED模块 按键 交通灯模块 实验所用硬件:爱迪克EDA实验系统 MAX+PLUSII软件使用 输入方式 1、原理图输入(Graphic Editor) MAX+PLUSII软件具有图形输入能力,用户可以方便的使用图形编辑器输入电路图,图中的元器件可以调用元件库中元器件,除调用库中的元件以外,还可以调用该软件中的符号功能形成的功能块。 2、硬件描述语言输入(Text Editor) MAX+PLUSII软件中有一个集成的文本编辑器,该编辑器支持VHDL,AHDL和Verilog硬件描述语言的输入,同时还有一个语言模板使输入程序语言更加方便,该软件可以对这些程序语言进行编译并形成可以下载配置数据。 实验一:四位加法器实验 一、实验内容 用层次法设计方法设计一个四位加法器 1、顶层用原理图输入方式,底层用文本输入方式, 用结构体的三种方式分别实现; 2、仿真、分析结果和绘制波形; 3、绑定引脚,在实验箱上完成接线、下载和分析结果。 二、加法器的结构 表达式: S=A B Cin Co=AB+BCin+ACin 三、设计流程 1、用VHDL硬件描述语言编写一位加法器的底层文 本文件,生成一位加法器的图形文件; 2、用原理图输入方式建立4位全加器的原理图文件; 3、时序仿真; 4、引脚绑定; 5、连接实验箱 ,进行器件编程,硬件演示。 结构体的描述形式 1、结构(structural)描述方式 2、数据流(dataflow)描述方式 3、行为(behavioral)描述方式 4、混合描述方式 结构(structural)描述方式(逻辑图) 1、根据硬件结构描述该设计单元,即描述该硬件是 如何构成的,类似于数字电路中的逻辑图描述; 2、结构描述方式在多层次的设计中,通过调用库中 的元件或是已经设计好的模块来完成设计实体功能的 的描述,即高层次的设计模块调用低层次的设计模块; 3、结构体中描述元件(或模块)和元件(或模块)之 间的互联关系,像网表一样。 用与门、或门和非门构成异或门 ARCHITECTURE structure OF xor_gate IS COMPONENT not_gate PORT(a:IN BIT; b:OUT BIT); END COMPONENT; COMPONENT and_gate PORT(a,b:IN BIT;
原创力文档

文档评论(0)