数电6章时 序逻辑电路的分析与设计精典课件.pptVIP

6 时序逻辑电路的分析与设计; 在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。;6.1.1 时序逻辑电路;6.1.2 时序逻辑电路的分类; 时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。;2. 状态（真值）表：;解：;Q2;由两级触发器构成的时序电路如图所示，请画出Q1 、Q2的波形。;Q1;时序电路;①确定状态：;现态Qn;6.2 时序逻辑电路的分析方法;输出方程：;2;3;画时序图;4; ;2;3;画时序图;时序图;有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。;判断电路的逻辑功能。;异步时序电路，时钟方程：; 将各触发器的驱动方程代入，即得电路的状态方程：;31;Q0;由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即： 000→111→110→101→100→011→010→001→000→… 电路具有递减计数功能，是一个3位二进制异步减法计数器。;6.3 时序逻辑电路的设计方法;1. 建立原始状态图和原始状态表;2. 状态化简;状态的等价;3. 状态分配;例1;画状态图，列状态表;S0;原始状态表;原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。;状态化简和状态分配; 根据状态表填写次态和输出函数卡诺图，从而求得次态和输出方程组，然后将各状态方程与所选用的触发器的特性方程对比，便可求出驱动方程。;0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 × × × 0 0 0 1 0 1 0 1 1 0 0 1 0 1 0 1 1 1 1 × × × ;输出方程;比较，得驱动方程;00;电路图;建立原始状态图;选触发器，求时钟、输出、状态、驱动方程;由状态图列状态真值表：;状态方程;比较，得驱动方程：;列带驱动信号的状态真值表：; 00 01 11 10 0 0 0 1 0 1 × × × × ; 00 01 11 10 0 0 1 × × 1 0 1 × × ; 00 01 11 10 0 1 × × 1 1 1 × × 0 ;将无效状态111代入状态方程计算：;电路图;设计一个异步时序电路，要求如右图所示状态图。;次态卡诺图;64;电路图; 时序电路的特点是：在任何时刻的输出不仅和输入有关，而且还决定于电路原来的状态。为了记忆电路的状态，时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。 时序电路可分为同步时序电路和异步时序电路两类。它们的主要区别是，前者的所有触发器受同一时钟脉冲控制，而后者的各触发器则受不同的脉冲源控制。 时序电路的逻辑功能可用逻辑图、状态方程、状态表、卡诺图、状态图和时序图等6种方法来描述，它们在本质上是相通的，可以互相转换。 　　时序电路的分析，就是由逻辑图到状态图???转换；而时序电路的设计，在画出状态图后，其余就是由状态图到逻辑图的转换。