eda抢答器实训报告.docxVIP

eda抢答器实训报告 　　五邑大学实验报告　　实验课程名称：　　院系名称：信息学院专业名称：电子信息工程实验项目名称：四人抢答器班级：学号：　　报告人：　　一．设计方案　　设计是以VerilogHDL语言为基础设计的电子抢答器，在设计过程中先将系统模块化，然后逐步实现，根据设计功能要求，该设计主要包括按键抢答输入，数码管显示组号，蜂鸣器报警电路，倒计时电路和数码管显示倒计时电路。抢答器整体结构图，如图1　　图1　　该系统可实现要求中的基本功能，K1，K2，K3，K4为抢答开关，按下该键进行抢答，释放该键不抢答；按下START键后，20秒倒计时开始，由倒计时模块输出时间到译码模块，译码模块控制LED2显示倒计时间。在20秒内，当有一路抢答键最先按下，抢答成功者组号由抢答模块直接输出组号对应的数码管的二进制编码，使数码管LED1直接显示其组号，SPEAKER鸣响，停止倒计时，同时封锁其它各路抢答信号；若在20秒内没有抢答键按下，LED2显示00，LED1显示“F”，表示超时，封锁所有抢答信号，需按下START，才可以开始下一次抢START为抢答开始开关。　　二．设计的实现　　(一)抢答模块　　程序代码：　　moduleqiangda(clk,start,key,seg_zuhao,s_out,chaoshi,block);　　inputclk,start,chaoshi;//定义时钟信号，抢答开始信号，超时信号输入input[3:0]key;////四路抢答输入端口outputreg[7:0]seg_zuhao;//输出七段数码管　　outputregs_out,block;//输出锁存信号和蜂鸣器信号reg[3:0]out;　　regspeaker;//蜂鸣器控制integeri;　　always@(posedgeclkornegedgestartorposedgechaoshi)begin　　if(!start)begin　　seg_zuhao=8b;//数码管显示“-”block=0;out=4d0;speaker=1b0;end　　elseif(chaoshi==1)beginblockeda抢答器实训报告).....................................................................12　　1设计任务目的及要求　　设计任务　　利用各种器件设计一个多路智力竞赛抢答器。　　利用DE2教学开发板对所设计的电路进行验证。　　总结电路设计结果。　　设计要求　　抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。　　设置一个系统清除和抢答控制开关S，该开关由主持人控制。　　抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。　　抢答器具有定时抢答功能，且一次抢答的时间由主持人设定。当主持人启动开始键后，定时器进行减计时，同时指示灯开始短暂的闪烁，持续时间位左右。　　参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人讲系统清除为止，此时指示灯应停止闪烁。　　如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00，指示灯应亮起。　　工作原理及设计方案　　抢答器是为竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，竞赛者可以分为若干组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。当第一个人按下按键后，则在显示器上显示该组的号码，同时电路将其他各组按键封锁，使其不起作用。回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。抢答器具有定时抢答功能，且一次抢答的时间可以由主持人设定。当主持人启动开始键后，定时器进行减计时。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。　　因此要完成抢答器的逻辑功能，该电路至少应包括输入开关、数字显示、判别组控制以　　及组号锁存等部分。　　2原理与模块介绍　　抢答电路　　一是能分辨出选手操作按键的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按键操作无效；三是按下开始按键LED闪烁，并且抢答后LED亮以此说明抢答成功。　　在选手按动按钮后，发出相应的信号。使用74LS148对信号进行编码，优先判决器是由74LS148集成优先编码器等组成。该编码器有8个信号输入端，3个二进制码输出端，