第八章-DMA控制器8237.pptVIP

§8.2 可编程DMA控制器8237A DMA(Direct Memory Access)的概念 DMA系统组成及工作过程 Intel 8237A可编程DMA控制器框图 8237A编程 DMA控制器的工作时序 DMA(Direct Memory Access)的概念 DMA方式不用处理器干预完成M与I/O间数据传送。 DMA期间系统总线由其它主模块控制(驱动) 控制总线的主模块要提供系统的地址及控制信号。 DMA控制器与处理器配合可实现系统的DMA功能。 ? DMA工作过程 I/O向DMAC DMAC向 CPU响应 DMAC向 发请求 CPU发请求 DMAC请求 I/O发响应 8237外部引脚 8237A主从两面性： 作为DMAC，8237A是可控制总线的主模块。 作为I/O芯片，8237A可被处理器读写。 运行时注意8237A主-从地址的变化。 8237A组成说明： 8237A有四个独立通道：每个通道有16位地址REG，16位字节数计数器，6位模式REG。 四个通道公用控制寄存器，状态寄存器，屏蔽寄存器，请求标志寄存器及暂存器，各寄存器均为8位。 基地址寄存器：放DMA传送RAM地址初值。 当前地址寄存器： DMA传送时内容变化,可读。 基字节数寄存器： DMA传送的总字节数。 当前字节数寄存器： DMA传送时内容变化,可读。 8237A引线说明： DB7-DB0：双向数据总线。 8237A为从模块时被处理器编程或读状态，DB7-DB0作为数据线，传输数据或命令字。 8237A为主模块时DB7-DB0输出地址A15-A8，在 M M传送操作时经DB7-DB0，将M数据送8237A暂存器。 A3-A4：地址线，从模块时为输入，处理器寻址8237A；主模块时输出低位地址。 A7-A4：地址线，主模块时输出A7-A4。 CS：片选，从模块时处理器用来寻址8237A。 IOR，IOW：I/O读写控制，双向。8237A在从模块时为输入，在主模块时为输出。 AEN，ADSTB输出：8位地址锁存允许及选通。在主模块时允许外部锁存器锁存8237A的高8位地址。 MEMR，MEMW：输出，存储器读写控制，主模块时送存储器。 READY：输入，准备就绪，主模块时控制总线周期的长度，与慢速设备同步。 RESET：输入，复位信号，复位时屏幕寄存器置1，其它寄存器置0。 EOP：双向。输出时，表明内部通道传送结束；输入时，表明外部强迫DMA传送停止。 DREQ0-DREQ3：I/O设备DMA请求输入信号。 DACK0-DACK3：输出DMA请求的响应。 HRQ：8237A向处理器发出的总线请求信号。 HLDA：处理器发给8237A的总线请求响应信号。 关于3个软件命令：与端口号有关，与DB线上的内容无关。 写C号地址：清除字节指针F/F，使装入顺序为先LSB后MSB。 写D号地址：总清除命令，屏蔽寄存器为1，其它寄存器为0 ，软件复位。 写E号地址，清除屏蔽标志。 编程过程 HLDA无效时8237A接受μP编程，不管HRQ是否有效。 编程前禁止8237A：发关闭8237A命令，向8号端口（硬件设置）写04H，或对通道进行屏蔽。 用软命令发出总清（Master Clear)操作：向0DH端口执行一次写操作。 向有关通道送地址值，计数值，模式字。 送硬件设置命令字，打开8237A。 去除屏蔽准备接收DMA请求。 a）S1 周期：更新高8位地址。AEN, A8~A15 DMAC在S1 状态发出地址允许AEN信号，将高8 位地址A8 ~A15送到数据总线上DB0~DB7上。 b） S2周期：①输出16位地址到RAM，（其它高8位 已锁存） ②向I/O发请求回答信号DACK，准备 传送数据。 c） S3周期：发出MEMR或IOR读命令，从内存或 I/O准备传送数据。 d） S4周期：发IOW或MEMR命令。 * * 地址总线 HRQ DREQ DMAC HLDA DACK 总线 请求 总线 响应 HOLD HLDA CPU DMA 请求 DMA 响应 I / O 设备 控制总线 数据总线 2. DMA系统组成及工作过程? DMA系统组成 DMA传 送结束 DMA传 送进行 DMAC发出 控制信号 DMAC发出 内存地址 允许 DMA DMA 请求？ DMAC发BUS请求 CPU响应DMA 放弃BUS