简易电子钟设计文档.docVIP

硬件系统课程设计 题 目： 简易电子钟 学 生 姓 名： 来清华 专 业： 计算机科学与技术（师范） 学 号： 20081201036 指 导 教 师： 彭太乐 日期：2010年 12月 30 日 简易电子钟设计 摘 要：Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计，达到对Verilog HDL的理解，同时对CPLD器件进行简要了解。 本文的研究内容包括: 对Altera公司Flex 10K系列的EPF10K 10简要介绍，Altera公司软件Max+plusⅡ简要介绍和应用Verilog HDL对多功能电子钟进行设计。 关键词：多功能电子钟；硬件描述语言 目 录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc233388608 1 引 言 1 HYPERLINK \l _Toc233388609 1.1 课题的背景、目的 1 HYPERLINK \l _Toc233388610 1.2 课题设计环境 1 HYPERLINK \l _Toc233388611 2 EPF10K 10相关说明及Verilog Hdl简介 2 HYPERLINK \l _Toc233388612 2.1 EPF10K 10相关说明 2 HYPERLINK \l _Toc233388613 2.2 Verilog Hdl硬件描述语言简介 3 HYPERLINK \l _Toc233388614 3 应用Verilog HDL描述的简易电子钟 4 HYPERLINK \l _Toc233388615 3.1 功能描述 4 HYPERLINK \l _Toc233388616 3.2 简易电子钟变成流程图 5 HYPERLINK \l _Toc233388617 3.3 源程序 6 HYPERLINK \l _Toc233388618 4 应用Verilog HDL描述的简易电子钟功能模块及仿真 7 HYPERLINK \l _Toc233388619 4.1 计时模块 7 HYPERLINK \l _Toc233388620 4.2 译码显示模块 8 HYPERLINK \l _Toc233388621 4.3 仿真分析及结论 PAGEREF _Toc233388621 \h 10 HYPERLINK \l _Toc233388622 5 结束语 PAGEREF _Toc233388622 \h 11 HYPERLINK \l _Toc233388623 6 致谢 11 引 言 随着电子技术的发展，现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD的出现，使得电子系统的设计者利用与器件相应的电子CAD软件，在实验室里就可以设计自己的专用集成电路ASIC器件。这种可编程ASIC不仅使设计的产品达到小型化、集成化和高可靠性，而且器件具有用户可编程特性，大大缩短了设计周期，减少了设计费用，降低了设计风险。目前数字系统的设计可以直接面向用户需求，根据系统的行为和功能要求，自上至下地逐层完成相应的描述﹑综合﹑优化﹑仿真与验证，直到生成器件，实现电子设计自动化。其中电子设计自动化（EDA）的关键技术之一就是可以用硬件描述语言（HDL）来描述硬件电路。VHDL是用来描述从抽象到具体级别硬件的工业标准语言，它是由美国国防部在80年代开发的HDL,现在已成为IEEE承认的标准硬件描述语言。VHDL支持硬件的设计、验证、综合和测试，以及硬件设计数据的交换、维护、修改和硬件的实现，具有描述能力强、生命周期长、支持大规模设计的分解和已有设计的再利用等优点。利用VHDL这些优点和先进的EDA工具，根据具体的实际要求，我们可以自己来设计串口异步通信电路。 课题的背景、目的 二十一世纪是信息化高速发展的世纪，产业的信息化离不开硬件芯片的支持。芯片技术的进步是推动全球信息化的动力。因此在二十一世纪掌握芯片技术是十分有必要的。本次课题是计算机组成原理的课程设计，这次课题旨在通过自己对所需功能芯片的设计与实现来巩固以前所学的计算机硬件基础知识，同时也提高动手实践的能力，还有为将来进行更大规模更复杂的