成都理工大学信息科学与技术学院数字通信原理课件第9章 同步系统.pptVIP

同样可以求出j=3,4,5,6,7 以及j=-1,-2,-3,-4,-5,-6,-7 时R(j)的值为 j =0, R(j) =7 j=±1,±3,±5,±7， R(j)=0  j =±2,±4,±6, R(j) =-1 根据这些值，可以作出 7 位巴克码的R(j)与j的关系曲线，见图 9-24。 图 9-24 7 位巴克码的自相关函数 　　2. 巴克码识别器 　　仍以 7 位巴克码为例。用 7 级移相寄存器、相加器和判决器就可以组成一个巴克码识别器， 如图9- 25所示。7 级移位寄存器的 1、0 按照 1110010 的顺序接到相加器，接法与巴克码的规律一致。当输入码元加到移位寄存器时，如果图中某移位寄存器进入的是 1 码，该移位寄存器的 1 端输出为+1,0 端输出为-1。反之当某移位寄存器进入的是 0 码，该移位寄存器的 1 端输出为-1, 0 端输出为+1。实际上巴克码识别器是对输入的巴克码进行相关运算，当一帧信号到来时， 首先进入识别器的是群同步码组，只有当 7 位巴克码在某一时刻正好全部进入 7 位寄存器时，7 个移位寄存器输出端都输出+1， 相加后的最大输出为+7，其余情况相加结果均小于+7。对于数字信息序列，几乎不可能出现与巴克码组相同的信息，故识别器的相加输出也只能小于+7。 若判别器的判决门限电平定为+6, 那么就在 7 位巴克码的最后一位 0 进入识别器时，识别器输出一个同步脉冲表示一群的开头。一般情况下，信息码不会正好都使移位寄存器的输出为+1，因此实际上更容易判定巴克码全部进入移位寄存器的位置。 图 9-25 7位巴克码识别器 9.4.3 间歇式插入法 间歇式插入法又称为分散插入法，它是将群同步码以分散的形式插入信息码流中。这种方式比较多地用在多路数字电路系统中。 间歇式插入的示意图如图 9-26 所示，群同步码均匀地分散插入在一帧之内。帧同步码可以是 1、0 交替码型。例如 24 路PCM系统中，一个抽样值用 8 位码表示，此时 24 路电话都抽样一次共有 24 个抽样值，192 个信息码元。192 个信息码元作为一帧，在这一帧插入一个群同步码元，这样一帧共有 193 个码元。接收端检出群同步信息后，再得出分路的定时脉冲。 图 9-26 间歇插入群同步方式 间歇式插入法的缺点是当失步时，同步恢复时间较长， 因为如果发生了群失步，则需要逐个码位进行比较检验， 直到重新收到群同步的位置，才能恢复群同步。此法的另一缺点是设备较复杂，因为它不像连贯式插入法那样，群同步信号集中插入在一起，而是要将群同步在每一子帧里插入一位码， 这样群同步码编码后还需要加以存储。 9.4.4 群同步的保护 最常用的保护措施是将群同步的工作划分为两种状态，即捕捉态和维持态。要提高群同步的工作性能，就必须要求漏同步概率P1和假同步概率P2都要低，但这一要求对识别器判决门限的选择是矛盾的。因为，在群同步识别器中，只有降低判决门限电平，才能减少漏同步，但是为了减少假同步，只有提高判决门限电平。因此，我们把同步过程分为两种不同的状态， 以便在不同状态对识别器的判决门限电平提出不同的要求，达到降低漏同步和假同步的目的。 捕捉态：判决门限提高，判决器容许群同步码组中最大错码数就会下降，假同步概率P2就会下降。 维持态：判决门限降低，判决器容许群同步码组中最大错码数就会上升，但漏同步概率P1就会下降。 连贯式插入法群同步保护的原理图如图 9-27 所示。在同步未建立时，系统处于捕捉态，状态触发器C的Q端为低电平，此时同步码组识别器的判决电平较高，因而减小了假同步的概率。一旦识别器有输出脉冲，由于触发器的[AKQ-]端此时为高电平，于是经或门使与门 1 有输出。与门 1 的一路输出至分频器使之置“1”，这时分频器就输出一个脉冲加至与门 2，该脉冲还分出一路经过或门又加至与门 1。与门 1 的另一路输出加至状态触发器C，使系统由捕捉态转为维持态，这时Q端变为高电平，打开与门 2，分频器输出的脉冲就通过与门 2 形成群同步脉冲输出，因而同步建立。 图 9-27 连贯式插入法群同步保护原理图 同步建立以后，系统处于维持态。为了提高系统的抗干扰和抗噪声的性能以减小漏同步概率，具体做法就是利用触发器在维持态时Q端输出高电平去降低识别器的判决门限电平，这样就可以减小漏同步概率。另外同步建立以后，若在分频器输出群同步脉冲的时刻，识别器无输出，这可能是系统真的失去同步，也可能是由偶然的干扰引起的，只有连续出现n2次这种情况才能认为真的失去同步。这时与门 1 连续无输出，经“非”后加至与门 4 的便是高电平，分频器每输出一脉冲，与门 4