逻辑综合中工艺映射的研究-电路与系统专业毕业论文.docx

上海交通大学博士学位论文 上海交通大学博士学位论文 摘 摘 要 PAGE PAGE 1 PAGE PAGE 10 摘 要 本人博士论文的题目是逻辑综合中工艺映射算法的研究 逻辑综合一直是数字电路设计的核 心问题 随着工艺水平的提高 芯片规模的增加 很有可能现行的设计手段不再满足技术和市场 的要求 逻辑综合必须产生变革以迎合时代的要求 逻辑综合以往是 未来也将是电路设计的关 键 逻辑综合通常分为两步 与工艺无关的综合与优化 与工艺相关的综合与优化 前者不考虑 电路的具体实现工艺 只是从逻辑关系上优化电路 后者则结合工艺库对电路网表的实现进行优 化 即工艺映射 逻辑综合是数字电路设计中极为重要的环节 而工艺映射是完成这个环节最为重要的一步 匹配速度的快慢决定了综合的效率 匹配结果的好坏决定了 覆盖 时解空间的大小 从而最终 决定了综合电路的性能优劣 由高层综合得到的 RTL 级描述经逻辑综合后形成逻辑网表 再经逻辑优化后得到电路的门 级网表布尔网表这一步是和工艺无关的 并不考虑工艺库中逻辑单元的特点 工艺库是一 些逻辑原型的集合 集合中的单元有各自相应的逻辑功能 且是一定工艺下可实现的 为了得到 最好的实际网表 设计人员不得不考虑如何利用库的特性 工艺映射Technology Mapping将 布尔网表映射为用工艺库单元绑定的实际网表 是逻辑综合的最后