电子科技大学数字逻辑设计及应用课件 第五章（1）.1.ppt

第5章 组合逻辑设计实践 文档标准和电路定时 常用的中规模组合逻辑器件 内容回顾 5.1 文档标准 信号名和有效电平 “圈到圈”逻辑设计 5.2 电路定时 传播延迟 定时图、定时分析 常用中规模组合逻辑电路 译码器 编码器 多路复用器 奇偶校验 比较器 加法器 5.4 译码器（decoder） 二进制译码器 用译码器和逻辑门实现逻辑函数 用译码器和逻辑门实现逻辑函数 用译码器和逻辑门实现逻辑函数 二－十进制译码器 七段显示译码器 七段显示译码器 输入信号：BCD码（用A3A2A1A0表示） 输出：七段码（的驱动信号）a ~ g 1 表示亮，0 表示灭 回顾：组合电路的综合 要求设计一个七段显示译码器 逻辑抽象，得到真值表 选择器件类型 采用基本门电路实现，利用卡诺图化简 采用二进制译码器实现，变换为标准和形式 电路处理，得到电路图 5.5 编码器（encoder） 5.5 编码器（encoder） 优先编码器 * * 数字逻辑设计及应用 A B F 0 0 0 0 1 0 1 0 0 1 1 1 A B F 开关状态：1－闭合、0－打开 灯的状态：1－亮 、0－不亮 逻辑与：且仅当所有输入条件都有效时，输出状态才有效。 开关状态：0－闭合、1－打开 灯的状态：0－亮 、1－不亮 A B F 0 0 0 0 1 1 1 0 1 1 1 1 A B F A B F F = A + B = ( A’ · B’ )’ 开关的有效状态：闭合 灯的有效状态：亮 A B F 有反相圈的引脚 表示低电平有效 给定逻辑功能只在符号框的内部发生 使能 输入 编码 输出 编码 映射 使能 输入 编码 输出 编码 映射 n位二进制码 2n中取1码 2-4译码器 Y0 Y1 Y2 Y3 I0 I1 EN Yi = EN · mi 0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0 输 入 EN I1 I2 输 出 Y3 Y2 Y1 Y0 2-4二进制译码器真值表 当使能端有效时 Yi = mi 74x139 EN 低位 高位 Yi = EN · mi G1 G2A_L G2B_L EN Yi_L = Yi’ = ( EN · mi )’ EN = G1 · G2A · G2B = G1 · G2A_L’ · G2B_L’ Y0_L Y1_L Y7_L Y2_L Y3_L Y4_L Y5_L Y6_L EN N0 N1 N2 N3 EN_L +5V D0_L D7_L D8_L D15_L 用74x138设计4-16译码器 思路： 16个输出需要 片74x138？ Y0 Y7 A B C G1 G2A G2B Y0 Y7 A B C G1 G2A G2B U1 U2 任何时刻只有一片在工作。 4个输入中， 哪些位控制片选 哪些位控制输入 思考：用74x138设计 5-32 译码器 32个输出需要多少片74x138？ 控制任何时刻只有一片工作 —— 利用使能端 5个输入的低3位控制输入 5个输入的高2位控制片选 —— 利用 2-4 译码器 P252 图5－39 F = ?(X,Y,Z) (0,3,6,7) = ? (X,Y,Z) (1,2,4,5) 对于二进制译码器：Yi = EN · mi 当使能端有效时，Yi = mi 对低电平有效输出：Yi_L = Yi’ 当使能端有效时，Yi_L = mi’ = Mi A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74x138 Z Y X A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74x138 F +5V F = ?(X,Y,Z) (0,3,6,7) 当使能端有效时 Yi = mi Z Y X A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74x138 +5V F F = ?(X,Y,Z) (0,3,6,7) = M1 · M2 · M