劳动出版社电子课件-《数字电子电路》-B02-95523-5.pptVIP

第三章 时序逻辑电路 §3-5 计数器 计数器的应用 一、二进制计数器 定义：在时钟脉冲作用下，各触发器的状态翻转按二进制数码规律计数的逻辑电路。 1．异步加法计数器 用JK触发器构成的四位二进制异步加法计数器 计数脉冲CP Q3 Q2 Q1 Q0 计数脉冲CP Q3 Q2 Q1 Q0 0 0 0 0 0 9 1 0 0 1 1 0 0 0 1 10 1 0 1 0 2 0 0 1 0 11 1 0 1 1 3 0 0 1 1 12 1 1 0 0 4 0 1 0 0 13 1 1 0 1 5 0 1 0 1 14 1 1 1 0 6 0 1 1 0 15 1 1 1 1 7 0 1 1 1 16 0 0 0 0 8 1 0 0 0 四位二进制异步加法计数器状态表 四位二进制加法计数器状态图 四位二进制加法计数器波形图 2．同步加法计数器 用JK触发器和两个与门组成的四位二进制同步加法计数器 3．异步减法计数器 用JK触发器构成的四位二进制异步减法计数器 输入脉冲个数 Q3 Q2 Q1 Q0 0 0 0 0 0 1 1 1 1 1 2 1 1 1 0 3 1 1 0 1 4 1 1 0 0 5 1 0 1 1 6 1 0 1 0 7 1 0 0 1 8 1 0 0 0 9 0 1 1 1 四位二进制减法计数器状态表 输入脉冲个数 Q3 Q2 Q1 Q0 10 0 1 1 0 11 0 1 0 1 12 0 1 0 0 13 0 0 1 1 14 0 0 1 0 15 0 0 0 1 16 0 0 0 0 17 1 1 1 1 续表 二、十进制计数器 十进制加法计数器状态图 型 号 举 例 名称及功能 TTL 74LS161 四位二进制同步计数器（异步清零可预置） 74LS163 四位二进制同步计数器（同步清零） 74LS290 二—五—十进制异步计数器 74LS162 四位十进制同步计数器（同步清零） 74LS192 四位十进制同步可逆计数器 74LS160 四位十进制同步计数器（直接清零） CMOS CC4017 十进制计数/时序脉冲分配/分频器 CC40192 十进制同步可逆计数器 CC4518 双十进制同步计数器（有清除、时钟允许） CC4060 14位二进制串行计数/分频/振荡器 常用集成计数器 三、任意进制（N进制）计数器 1．反馈法 （1）反馈清零法 反馈清零法适用于有清零输入端的集成计数器。 【例】 试用四位二进制同步计数器74LS163构成一个十二进制计数器。 十二进制计数器主循环状态图 解： 特性方程为 二进制→十二进制计数器连接图 （2）反馈置数法 反馈置数法适用于有预置数功能的集成计数器。 同步置数 端归0 反馈置数法可在74LS163计数循环状态（0000—1111）中的任何一个状态下进行。 循环状态图 2．级联法 【例】 用74LS290构成二十四进制计数器。 解： 74LS290二—十—五进制计数器 a)实物图 b)引脚排列 R0（1） R0（2） S9（1） S9（2） Q3 Q2 Q1 Q0 1 1 0 × 0 0 0 0 × 0 × × 1 1 1 0 0 1 × 0 × 计数 0 × × 计数 × × 计数 × × 计数 二—十—五进制计数器74LS290功能表 十进制计数器 74LS290构成二十四进制计数器 图示为用六进制和十进制计数器级联而成的六十进制计数器，试分析其计数原理。 六十进制异步加法计数器 第三章 时序逻辑电路