第2章章节tms320c6000dsp芯片概述概要概要资料.pptVIP

C64x的EDMA(Enhanced Direct Memory Access)控制器位于C64x的L2存储器和外设（EMIF、串行口、HPI、PCI等）之间，如下图所示： EDMA控制器可以独立于CPU处理L2 Cache/SRAM和C64x外设之间的数据传输，包括：Cache服务、非Cache存储器存取、用户编程的数据传输和主机(host)存取 C64x EDMA增强至64个通道（C6211/C6711EDMA为16通道，C6201/C6701为4通道DMA） 带有可编程的优先权和链接(Link)和连接(Chain)数据传输能力 可在C64x可寻址的存储器不同地址间（包括L2 SRAM、外设和外部存储器）传输数据 CPU启动（非同步的EDMA）：CPU通过写相应寄存器来启动一个EDMA 由事件触发的EDMA：许多事件（如HPI、DSP中断、定时器中断、外部中断、McBSP发送中断、McBSP接收中断、另一个EDMA传输结束等）均可触发相应通道的EDMA传输。但事件必须要由CPU通过相应寄存器来使能。为同步的EDMA。 EDMA控制器由以下部分组成： 事件和中断处理寄存器 事件编码器 参数RAM 硬件地址产生器 32位通用Timer，可用来： 事件计数 事件定时 产生脉冲信号 产生对CPU的中断 送同步事件给EDMA Timer可使用内部时钟或接收外部时钟： 利用内部时钟，Timer的输出可以启动一个外部A/D或触发EDMA开始一次传输； 利用外部时钟，可对外部事件计数和在指定的事件数目后中断CPU。输入、输出脚在Timer不使用时可用作通用输入输出脚 主机（PC或其它微处理器）掌管接口的主控权 用户可配置的总线宽度（32/16 bit） 主机和C64x CPU可通过C64x内部或外部存储器交换信息 主机可直接访问C64x片内存储器映射外设 三个寄存器：HPIC、HPIA和HPID控制HPI操作 Host和CPU均可访问HPIC Host可访问HPIA和HPID HPI控制信号设计得可以以业界各种微处理器为主机 32位、66MHz、3.3V 主/从PCI接口 遵循PCI规范2.2 三个PCI总线地址寄存器 四线串行EEPROM接口 在C64x程序控制下的PCI中断请求 经由PCI I/O周期的DSP中断 10/100 Mbps以太网媒体存取控制器(EMAC) 遵循IEEE 802.3 媒体独立接口(MII) 八个独立发送和八个独立接收通道 MDIO模块 2.2 TMS320DM642 DSP芯片概况 2.2.1 DM642概述 3个32比特的通用定时器； 1个用户可以配置的16比特或32比特的主机口界面(HPI16/HPI32)； 1个外设连接接口(PCI)； 1个16脚的具有程序可控的中断/时间生成模式的通用输入/输出口(GP0)； 1个内能够和同步、异步存储器以及外设相联的无缝连接的外部存储接口（EMIFA）。 2.2 TMS320DM642 DSP芯片概况 2.2.1 DM642概述 DM642具有3个可配置的视频端口外设(VP0, VP1, VP2)： 通用的视频解码与编码设备提供了一个无缝连接的接口； DM642视频端口外设支持多分辨率和视频标准（例如：CCIR601, ITU?BT.656, BT.1120, SMPTE 125M, 260M, 274M, and 296M）； 3个视频端口(VP0, VP1, VP2)外设是可以配置的，并且支持视频捕捉和视频演示模式； 每个视频端口由两个通道组成(A和B),每个通道具有一个5120字节捕捉/显示的缓冲区。 2.2 TMS320DM642 DSP芯片概况 2.2.1 DM642概述 DM642的多通道缓冲音频串口（McASP0）： 提供了一个发射和一个接受时钟区，有8个串行数据引脚，能够分别设置到这两个区域； DM642拥有足够的带宽支持8个串行数据脚传送192 kHz的立体声信号； 此外，McASP0可以同时地被编程为输出多种（S/PDIF, IEC60958, AES-3,CP-430）编码数据通道； McASP0也具有差错检查和恢复特征，比如可检测不利高频主时钟的时钟探测电路，它可以检验主时钟是否在一个可编程频率范围内。 2.2 TMS320DM642 DSP芯片概况 2.2.1 DM642概述 VCXO内插控制(VIC)端口提供了分辨率为9比特到16比特数模转换。VIC的输出是一个比特内插D/A输出。 以太网媒体接入控制器(EMAC)在DM642 DSP内核处理器和网络之间提供了一个有效的接口； DM642 EMAC具有硬件信息流控制和服务质量(QOS)支持，无