南华大学电气工程学院EDA技术及其应用课件第4章 时序仿真与硬件实现.ppt

第4章 时序仿真与硬件实现 4.1 VHDL程序输入与仿真测试 4.1 VHDL程序输入与仿真测试 4.1 VHDL程序输入与仿真测试 4.1 VHDL程序输入与仿真测试 4.1 VHDL程序输入与仿真测试 4.1 VHDL程序输入与仿真测试 4.1 VHDL程序输入与仿真测试 4.1 VHDL程序输入与仿真测试 4.1 VHDL程序输入与仿真测试 4.1 VHDL程序输入与仿真测试 4.1 VHDL程序输入与仿真测试 4.1 VHDL程序输入与仿真测试 4.1 VHDL程序输入与仿真测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.3 电路原理图设计流程 4.3 电路原理图设计流程 4.3 电路原理图设计流程 4.3 电路原理图设计流程 4.4 HDL版本设置及Analysis Synthesis功能 4.5 利用属性表述实现引脚锁定 4.6 keep属性应用 4.7 SignalProbe使用方法 4.7 SignalProbe使用方法 4.8 宏模块逻辑功能查询 实 验 实 验 实 验 4-1．多路选择器设计实验 4-2．8位加法器设计实验 4-3．8位硬件乘法器设计实验 4-4．十六进制7段数码显示译码器设计 * * 4.1.1 编辑和输入设计文件 ⑴ 新建一个文件夹。 ⑵ 输入源程序。 4.1.1 编辑和输入设计文件 ⑴ 新建一个文件夹。 ⑵ 输入源程序。 ⑶ 文件存盘。 4.1.2 创建工程 ⑴ 打开并建立新工程管理窗口。 ⑵ 将设计文件加入工程中。 4.1.2 创建工程 ⑶ 选择目标芯片。 ⑷ 工具设置。 ⑸ 结束设置。 4.1.3 全程编译前约束项目设置 ⑴ 选择FPGA目标芯片。 4.1.3 全程编译前约束项目设置 ⑵ 选择配置器件的工作方式。 ⑶ 选择配置器件和编程方式。 ⑷ 选择目标器件引脚端口状态。 ⑸ 对双功能引脚进行设置。 4.1.4 全程综合与编译 4.1.5 仿真测试 ⑴ 打开波形编辑器。 4.1.5 仿真测试 ⑵ 设置仿真时间区域。 4.1.5 仿真测试 ⑶ 波形文件存盘。 ⑷ 将工程MULT4B的端口信号节点选入波形编辑器中。 4.1.5 仿真测试 ⑸ 总线数据格式设置和参数设置。 4.1.5 仿真测试 ⑹ 编辑输入波形数据(输入激励信号)。 4.1.5 仿真测试 ⑺ 仿真器参数设置。 ⑻ 启动仿真器。 ⑼ 观察仿真结果。 4.1.6 RTL图观察器应用 4.2.1 引脚锁定 4.2.1 引脚锁定 4.2.2 编译文件下载 （1）打开编程窗和配置文件。 4.2.2 编译文件下载 （2）设置编程器。 （3）硬件测试。 4.2.3 JTAG间接编程模式 1. 将SOF文件转化为JTAG间接配置文件 4.2.3 JTAG间接编程模式 1. 将SOF文件转化为JTAG间接配置文件 4.2.3 JTAG间接编程模式 2. 下载JTAG间接配置文件。 4.2.4 USB-Blaster驱动程序安装方法 1. 建立原理图文件工程和仿真 1. 建立原理图文件工程和仿真 2. 将设计项目设置成可调用的元件 3. 设计全加器顶层文件 4. 对设计项目进行时序仿真 5. 硬件测试 1. 按常规流程完成设计仿真和硬件测试 2. 设置SignalProbe Pins 3. 编译SignalProbe Pins测试信息并下载测试 *