第二讲：lattice公司的isp1016芯片资料.pptVIP

第二讲：Lattice公司的isp1016芯片 一、ispLSI 1016的结构和特点 2. ispLSI 1016的结构框图——引脚图 3. ispLSI 1016的结构框图——功能框图 1) 集总布线区GRP（Global Routing Pool） GLB结构： 3) 输入输出单元IOC（Input Output Cell） 4) 输出布线区ORP（Output Routing Pool） 5) 时钟分配网络CDN（Clock Distribution Network） 6) 大块结构（Megablock） 二、isp器件的编程 2. 编程接口： 在系统编程接口——串行菊花链方式： * * ispLSI 1016是ispLSI 1000系列中容量最小的器件，具备5V的在系统编程能力。 1. ispLSI 1016的主要特点： 集成密度为2000等效门； 是电擦写CMOS（EECMOS）器件； 有44个引脚，其中32个是I/O引脚，4个是专用输入引脚； 最大工作频率 fmax = 125 MHz。 返回 该区位于芯片的中央，其任务是将所有片内逻辑联系在一起。 2) 万能逻辑块GLB（Generic Logic Block） GLB位于GRP的两边，每边8块，共16块。每个GLB由与阵列、乘积项共享阵列、四输出逻辑宏单元和控制逻辑组成。 GLB结构如下图： 查看ispLSI 1016功能框图 GLB的与阵列有18个输入端，其中16个来自集总布线区GRP，2个由I/O单元直通输入。 每个GLB有20个与门，形成20个乘积项，再通过4个或门输出。 4输出宏单元有4个触发器，可被组态为组合输出或寄存器输出（通过编程组态）。 查看ispLSI 1016功能框图 输入输出单元IOC是功能框图最外层的小方块，共32个（IN0 ~ IN31）。该单元有输入、输出和双向I/O三类组态。可通过对控制输入输出三态缓冲器的使能端编程来选择。 输出布线区ORP是介于GLB和IOC之间的可编程互连阵列； ORP的输入是8个GLB的32个输出端； ORP的输出有16个，分别与该侧的16个IOC相连； 通过对ORP编程，可以将任一个GLB输出灵活地送到16个I/O端的任何一个； 在ORP的旁边还有16条通向GRP的总线，I/O单元可以使用，GLB的输出也可以通过ORP使用它，从而方便地实现了I/O端复用的功能和GLB之间的互连。 查看ispLSI 1016功能框图 查看ispLSI 1016功能框图 CDN的输入信号由三个专用输入端Y0、Y1、Y2提供； CDN的输出有五个，其中CLK0、CLK1、CLK2提供给GLB，IOCLK0和IOCLK1提供给I/O单元； 时钟专用GLB（B0）的四个输出送至CDN，以建立用户定义的内部时钟电路。 例如：将外加主时钟由Y0送入作为全局时钟CLK0，此全局时钟通过时钟专用GLB（B0）分频后送至CLK1、CLK2、IOCLK0、IOCLK1，则其它GLB或I/O单元可以工作在较低的频率上。 ispLSI 1016 采用了一种分块结构，每8个GLB连同对应的ORP、IOC等构成一个大块。 此外，每个大块中还包括2个专用输入端，仅供本大块内的GLB使用，靠软件自动分配。 ispLSI 1016 共有两个大块。 查看ispLSI 1016功能框图 1. 条件： PC机、ISP编程电缆、ISP Download软件。 微机 ispDOWNLOAD Software （Isp下载软件） 系统电路板 ISP器件 ispDOWNLOAD Cable （Isp下载电缆） 串行数据输入SDI（Serial Data In）； 串行数据输出SDO（Serial Data Out）； 串行时钟SCLK（Serial Clock）； 模式选择Mode； 整个芯片的使能端ispEN。 当ispEN引脚加高电平时，器件处于正常模式。当ispEN引脚加低电平时，器件处于编程状态，所有I/O端的三态缓冲电路皆被禁止而处于高阻状态，从而割断了芯片与外电路的联系，避免了编程芯片与外电路的互相影响。 *