计算机组成原理试卷A卷.docVIP

计算机组成原理试卷A卷 、选择题（共20题，每题2分，共40分，将答案写在下列表格中）。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 1、某机字长16位，其屮1位表示符号位。若川定点整数表示，则最小负整数为（）。 A -（2,4-1） B -（215-1） C -（2I5+1） D -（2,4+1） 2、 交叉存储器实质上是一种多模块存储器，它用（）方式执行多个独立的读写操作。 A资源重复 B资源共享 C流水式并行 D顺序 3、 某DRAM芯片，具存储容量为2MX16位，该芯片的地址线和数据线的数目是（）。 A 20, 16 B 16, 2 C 2, 16 D 21, 16 4、 常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容屋的磁表面存储器。 A通用寄存器-cache B cache-辅存 C主存■辅存 D cache-主存 5、 用于对某个寄存器中操作数的寻址方式为（）。 A寄存器直接 B间接 C寄存器间接 D直接 6、 程序控制类的指令功能是（）。 A进行算术运算和逻辑运算 B进行主存与CPUZ间的数据传送 C进行CPU和I/O设备Z间的数据传送 D改变程序执行的顺序 7、 在集中式总线仲裁中，（）方式响应时间最快。 A计数器定时查询方式 B电路故障 C独立请求方式 D菊花链方式 8、 某计算机字长16位，其存储容量为256MB,若按单字编址,它的寻址范围是（）。 A 0—128MB B 0—64MB C 0—64M D 0—128M 9、 岂接映射cache的主要优点是实现简单。这种方式的主要缺点是（）。 A cache中的块数随著主存容量增大而线性增加 B它的存取时间人于其它cache映射方式 C如果使用屮的2个或多个块映射到cache同一行，命屮率则下降 D它比其他cache映射方式价格更贵 10、 主存贮器和CPU之间增加cache的目的是（）。 A扩大主存贮器容量 B既扩大主存贮器容量，乂扩大CPU中通用奇存器的数量 C扩?大CPU屮通用寄存器的数量 D解决CPU和主存之间的速度匹配问题 11、 浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设 浮点数的阶码和尾数均采用补码表示，H?位数分别为5位和7位（均含2位符号位）。 若有两个数X = 27x29/32, Y = 25x5/8,则用浮点加法计算X+Y的最终结果是（）。 A 00111 1100010 B 发生溢岀 C 01000 0010001 D 00111 0100010 12、 某计算机的Cache共冇16块，采用2路组相联映射方式（即每组2块）。每个主存块 大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（）。 A 6 B 4 C 2 D 0 13、 假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中 访问Cache缺失（未命屮）50次，则Cache的命中率是（）。 A 5% B 9.5% C 50% D 95% 14、 假定用若干个2KX4位的芯片组成一个8 KX8位的存储器，则地址0B1FH所在芯片 的最小地址是（）。 A 0000H B 0600H C 0700H D 0800H 15、 下列有关RAM和ROM的叙述中，正确的是（）。 RAM是易失性存储器，ROM是非易失性存储器 RAM和ROM都采用随机存取方式进行信息读取 RAM和ROM都可用作Cache IV. RAM和ROM都需要进行刷新 A 仅 I、II 和 IV B 仅 II、III 和 IV C 仅 II 和 III D 仅 I 和 II 16、 某CPU主频为1.03GHz,采用4级指令流水线，每个流水段的执行需要1个 时钟周期，假设CPU执行了 100条指令，在其执行过程中，没有发生任何流 水线阻塞，此吋流水线的吞吐率为（）。 A0. 97X 109 条指令/秒 B 1.0X109条令/秒 C0. 25X10“条令/秒 D 1.03X109 条指令/秒 17、 中断向量地址是：（）。 A中断服务例行程序入口地址 B中断服务例行程序入口地址的指示器 C中断返回地址 D子程序入口地址 18、 下述I/O控制方式屮，主要由程序实现的是 。 A DMA方式 B PPU（外围处理机）方式 C通道方式 D中断方式 19、 某计算机主频为1.2GHz,其指令分为4类，它们在基准程序中所占比例及CPI如下表 所示。 指令系统 所占比例 CP1 A 50% 2 B 20% 3 C 10% 4 D 20% 5 该机的MIPS数是（）。 A 100 B 200 C 400 D 600 20、从器件介度看，计算机经历了五代变化。但从系统结构看，至