浙江工业大学信息工程学院模拟电子技术综合实验课件 并行总线单片机系统.pptVIP

信息工程学院 TAB： LJMP KEY0 ；转向K0处理入口 LJMP KEY1 ；转向K1键值入口 …… LJMP KEY15 ；转向K15键值入口 KEY0： …… SJMP EXIT KEY1： …… SJMP EXIT …… KEY15： …… EXIT： POP A POP PSW RETI 单片机与FPGA接口设计 在设计单片机与FPGA的接口时，应重点考虑以下三个问题： 一是从电气特性上高低电平是否符合要求，根据数字电路知识，两种数字器件相连时应满足： 单片机与FPGA相结合，是电子系统设计的常见模式。 单片机与FPGA接口设计 当单片机驱动FPGA时，满足以下关系式： VOHmin（单片机）＞VIHmin（FPGA） VOLmax（单片机）＜VILmax（FPGA） 当FPGA驱动单片机时，满足以下关系式： VOHmin（FPGA）＞VIHmin（单片机） VOLmax（FPGA）＜VILmax（单片机） 单片机与FPGA接口设计 0.45 2.4 0.8 1.7 ACEX1K30 0.45 2.4 0.9 1.9 AT89S52 VOLmax/ V VOHmin/V VILmax/ V VIHmin/ V 器件名称 单片机选用AT89S52，FPGA选用Acex1k30，根据数据手册提供的参数： 结论：AT89S52与Acex1k30可以直接相连。 单片机与FPGA接口设计 二是单片机与FPGA接口中应包含哪些信号线。 三是单片机与FPGA配置接口设计 单片机与FPGA配置时序 单片机配置FPGA子程序 DATA0 EQU P1.0 nSTATUS EQU P1.1 nCONFIG EQU P1.2 CONF_DONE EQU P1.3 DCLK EQU P1.4 PLD_CONFIG： CLR nCONFIG ；复位ACEX1K30 CLR DCLK WAIT： MOV C，nSTATUS JC WAIT ；等待nSTATUS引脚变为低电平 SETB nCONFIG ；启动配置过程 MOV DPTR，#0000H PROGRAME： MOVX A，@DPTR ；开始数据的配置 MOV R0，#08H CLR C CYCLE： RRC A MOV DATA0，C NOP NOP SETB DCLK NOP NOP CLR DCLK DJNZ R0，CYCLE MOV A，DPH CJNE A，#0E7H，NOTEND MOV A，DPL CJNE A，#04EH，NOTEND ；判断配置数据是否完成 AJMP PRO_END NOTEND： MOV C，nSTATUS JNC PLD_CONFIG ；检测nSTATUS ， 若为“0”，重新开始配置 INC DPTR AJMP PROGRAME PRO_END： MOV C，CONF-DONE JNC PLD_CONFIG MOV R2, #40 ；初始化ACEX1K30 CLR DCLK INST： SETB DCLK