ch52 pld资料.pptVIP

5.2 可编程逻辑器件 A：要求设计一个逻辑函数： P=(A2 XNOR B2) XOR (A1 XNOR B1) XOR (A0 XNOR B0) GAL22V10结构图 GAL22V10输出逻辑宏单元结构图 结 果 A：器件适配出错 无法实现设计 B：器件适配出错 无法实现设计 无法实现的理由 A：该方程化简后有32个乘积项，需输出宏单元提供32个与门，但或门最多的管脚也只有16个与门 解决方案 A：多级宏单元级连将P=(A2 XNOR B2) XOR (A1 XNOR B1) XOR (A0 XNOR B0) 改为： P1=(A2 XNOR B2) XOR (A1 XNOR B1)8个乘积项 P=P1 XOR (A0 XNOR B0)4个乘积项 结 论 我们有必要对可编程器件的硬件结构有一个较深入的了解。 用LUT实现逻辑电路的例子 CPLD是由 简单可编程逻辑器件发展起来的 ,其主体结构仍是与或阵列 。 基于E2PROM的PLD 5.0V电源电压 具有JTAG接口和ISP功能 芯片容量从600~5000门 引脚至引脚之间的延迟5nS 多种封装形式44Pin~208Pin 多电压I/O接口，可以与3.3V和5V器件接口 FPGA是一种高密度的可编程逻辑器件,自从Xilinx公司1985年推出第一片FPGA以来,FPGA的集成密度和性能提高很快,其集成密度最高达1000万门/片以上,系统性能可达300MHz。由于FPGA器件集成度高,方便易用,开发和上市周期短,在数字设计和电子生产中得到迅速普及和应用。 主流芯片 FPGA vs CPLD 集成度:FPGA可以达到比 CPLD更高的集成度 ,同时也具有更复杂的布线结构和逻辑实现。 FPGA vs CPLD 功率消耗 CPLD的缺点比较突出。一般情况下 ,CPLD功耗要比 FPGA大 ,且集成度越高越明显 速度 CPLD优于 FPGA。由于 FPGA是门级编程，且 CLB之间是采用分布式互连；而 CPLD是逻辑块级编程 ,且其逻辑块互连是集总式的。因此，CPLD比 FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。 FPGA vs CPLD 编程方式 目前的 CPLD主要是基于E2 PROM或 FLASH存储器编程 ,编程次数达 1万次。其优点是在系统断电后，编程信息不丢失。CPLD又可分为在编程器上编程和在系统编程 (ISP) CPLD两种。 FPGA大部分是基于 SRAM编程 ,其缺点是编程数据信息在系统断电时丢失 ,每次上电时 ,需从器件的外部存储器或计算机中将编程数据写入 SRAM中。其优点是可进行任意次数的编程 ,并可在工作中快速编程 ,实现板级和系统级的动态配置 ,因此可称为在线重配置的 PLD或可重配置硬件 FPGA vs CPLD 使用方便性 CPLD比 FPGA要好。 CPLD的编程工艺采用 E2 CPLD的编程工艺，无需外部存储器芯片，使用简单，保密性好。而基于 SRAM编程的FPGA,其编程信息需存放在外部存储器上，需外部存储器芯片 ,且使用方法复杂，保密性差。 世界主要PLD厂商 Altera / 九十年代以后发展很快，是最大可编程逻辑器件供应商之一。主要产品有：MAX7000,FELX10K, APEX20K，ACEX1K。 普遍认为其开发工具—MaxplusII是较成功的PLD开发平台。新近推出的新一代完全集成设计环境Quartus提供了对APEX20K系列芯片的最好支持，弥补了MaxplusII某些功能的不足。 Lattice / Lattice是ISP技术的发明者,ISP技术极大的促进了PLD产品的发展，与ALTERA和XILINX相比，其开发工具比ALTERA和XILINX略逊一筹。中小规模PLD比较有特色，而且参考书较多，不过其大规模PLD的竞争力还不够强（Lattice没有基于查找表技术的大规模FPGA) ? 1999年推出可编程模拟器件。99年收购Vantis（原AMD子公司）,成为第三大可编程逻辑器件供应商。主要产品有ispLSI2000/5000/8000, MACH4/5 Xilinx / Actel / 反熔丝（一次性烧写）PLD的领导者，由于反熔丝PLD抗辐射，耐高低温，功耗低，速度快，所以在军品和宇航级上有较大优势。ALTERA和XILINX则一般不涉足军品和宇航级市