数字左右时钟课程设计报告.docxVIP

数字时钟课程设计报告 　　课程设计报告　　学生姓名:学院:班级:题目:　　学号：　　数字时钟　　职称:　　目录　　?一.设计任务和要求...............................................1?设计要求....................................................1?二.设计原理及框图...............................................1?设计原理....................................................1?设计原理框图................................................1?三.器件说明.....................................................2?器件名称....................................................2?四.设计过程.....................................................8?程序分部解析.................................................8?总设计图...................................................13?五.仿真调试过程................................................14?电路测试与仿真..............................................14?仿真过程中的困难及方案......................................14?六.心得体会....................................................15?七.参考文献....................................................16　　第1章设计要求设计要求：　　稳定的显示时、分、秒。当电路发生走时误差时，要求电路有校时功能。　　电路有整点报时功能。报时声响为四低一高，最后一响高音正好为整点。　　第2章设计原理及框图设计原理　　数字时钟由振荡器、分频器、计数器、译码显示、报时等电路组成。其中，振荡器和分频器组成标准秒信号发生器，直接决定计时系统的精度。由不同进制的计数器、译码器和显示器组成计时系统。将标准秒信号送入采用六十进制的“秒计数器”，每累计六十秒就发生一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制计数器，每累计六十分，发生一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用二十四进制，可实现对一天二十四小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。设计原理框图　　第3章器件说明器件名称　　74160N数量：六个　　ABCDENPENTU1　　QAQBQCQDRCO　　74160N真值表　　CLRLOAD　　ENPENTCLKABCDQAQBQCQD　　011　　*01　　**1　　**1　　*↑↑　　****0000****ABCD****　　计数　　数码管显示器　　DCD_HEX　　数码显示管有两种类型：1、共阴极型2、共阳极型六位七段译码器来显示时、分、秒，同时当出现误差时，通过它的显示，可以用校时电路校时，校分。　　74192N数量：二个　　U1　　ABCD　　QAQBQCQD~BO~CO　　~LOAD14CLRUPDOWN　　74192N真值表　　UPDOWN　　CLR　　ABCD　　QAQBQCQD　　LOAD　　**1↑↑1**　　0001　　011*　　****************　　ABCD减计数加计数0000　　与非门7400N数量：三个　　U1A74LS00N　　7400N真值表　　AB　　OUT1110　　　　课程设计报告　　设计题目：基于FPGA的数字钟设计　　班级：电子信息工程1301　　学号：XX3638　　姓名：王一丁　　指导教师：李世平　　设计时间：XX年1月　　摘要　　EDA电子设计自动化，是以大规模可编程器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，通过相关的软件，自动完成软件方式设计得电子系统到硬