流水线ADC中高精度采样保持电路及MDAC的设计-通信与信息系统专业论文.docxVIP

万方数据 万方数据 摘要 摘 要 尽管越来越多的信号处理模块转移到数字域实现，模数转数换(ADC)作为联系 模拟世界与高效数字处理领域的纽带，是混合信号处理系统中不可或缺的组成模 块。为了更高的集成度，对 ADC 与数字处理模块在同一主流 CMOS 工艺硅片上 的物理实现有极大的需求。 深亚微米工艺使得数字电路以更小的面积、更低的功耗和更高的处理频率实 现，与工艺进步给数字电路带来利好的情境不同，短沟道器件低的本征增益和小 的电源电压给模拟电路的设计提出了更高的挑战，为了满足系统精度和速度的要 求不得不寻求新的系统方案和电路结构。 流水线 ADC 由若干低精度子 ADC 级联而成，以基于运算放大器(OPAMP)的 开关电容电路(SC)为核心，是实现高速高精度 ADC 的首选结构。本论文详细研究 了短沟道 CMOS 工艺、低电源电压下流水线 ADC 设计存在的一些非理想因素和 重难点，研究成果如下： 1) 研究了一种新型的 4+4+4+3-bit 流水线 ADC，减小了信号处理时延； 2) 设计实现了采用嵌套式增益增强技术的运算放大器。通过精心设计主运放 和辅助运放带宽的关系，保证运放大带宽的同时，获得了极高的增益，典 型工艺角下前仿真证实运放的开环直流增益超过 90dB，单位增益带宽达 到 4.75GHz，相位裕度为 55 ； 3) 基于运放共享技术，实现采样保持(S/H)电路和第一级相乘-数模转换器 (MDAC)合并，取代专用的 S/H 运放，避免了采保运放功率消耗大、引入 额外噪声的缺点； 4) 相邻两级多比特流水线子线运放共享，进一步降低芯片面积和功耗。 基于 Cadence IC61 开发环境，在 IBM 0.13 CMOS 工艺下完成原型 ADC 中嵌套式增益增强运放、S/H 和第一级 MDAC 合并(SMDAC)电路等关键模块的版 图设计。后仿真结果显示：基于嵌套式增益增强运放的 SMDAC 电路满足 12-bit 100-MS/s ADC 精度和速度的要求。 关键词：运算放大器，相乘-数模转换器，开关电容电路，模数转换器 I ABSTRACT ABSTRACT Although more and more signal-processing functions are implemented in digital domain, ADC as the link between analog world and powerful digital systems is an indispensable module in mixed-signal processing systems. For higher integration, there is great demand for ADC that can be implemented in the same main-stream CMOS process with digital processing circuit. With the advancement of deep-submicron process, digital circuit can be realized with smaller area, lower power and higher frequency. But it’s different for analog circuit design, the lower intrinsic gain and power supply voltage accompany with short channel device propose more and more challenges. In order to satisfy the precision and speed specifications of the system, the analog designers have to explore new system and circuit architectures. Pipelined ADC composed of some cascade low resolution sub-ADCs and taking OPAMP-based switch capacitor (SC) circuit as core module is the predominant architecture to realize high-speed high-resolution ADC, and is also the hot spot in industry and college research.This thesis a