- 3
- 0
- 约15.21万字
- 约 78页
- 2019-05-21 发布于广东
- 举报
万方数据
摘要
摘要
高精度、高速模数转换器 (ADC )广泛应用于无线通信、数据获取和视频等
系统中。流水线 ADC 在精度、速度和功耗方面有着很好的折中,使其成为实现高
精度,高速模数转换器的一种重要结构。本文的主要目的是设计一种应用于三网
(宽带通信网、数字电视网和下一代互联网)合一的片上系统 (SOC )中并在纳
米级工艺下实现的高精度、高速的流水线ADC 。
本文首先分析流水线 ADC 的基本原理,详细地阐述了系统中的各种误差来源
以及几种提高系统性能的方法;在此基础上,论文对 13 位流水线模数转换器作了
系统分析,确定了该模数转换器的系统结构 (第一级 2.5 位,中间九级 1.5 位,最
后一级为 2 位的 flash ADC )和每级的采样电容的大小;此外,论文设计了一种无
采样保持电路的流水线 ADC ,对 SHA-less 流水线结构前端采样网络失配和时钟
偏差容限进行了详细的分析,并提出了一种性能良好的前端采样网络。
本文采用 SMIC 65nm 1P8M 2.5V CMOS 工艺实现了 13 位 125MHz 流水线
ADC 中的2.5 位第一级电路,并设计了 MDAC 电路版图。仿真表明:当采样频率
为 125MHz,输入频率为 62.5MHz、峰峰值为 0.75V 的正弦差分信号时得到输出信
号的 SFDR 为 90.2dB、SNDR 为 83.3dB;当采样频率为 200MHz,输入频率为
100MHz、峰峰值为 0.75V 的正弦差分信号时得到输出信号的 SFDR 为 87.1dB、
SNDR 为 81.1dB。设计的电路很好地满足系统(ADC)要求。
关键词:流水线模数转换器 增益数模单元 比较器 采样网络 时钟偏差
万方数据
万方数据
Abstract
Abstract
High accuracy, high speed analog to digital converters are important building blocks
in many electronic applications. Pipeline ADC has been proven to be the most efficient
for applications such as digital communication systems, data acquisition systems and
video systems. Especially, power dissipation is a primary concern in applications
requiring portability. Thus, the main objective of this work is to design and build a high
accuracy and high speed pipelined ADC used in SOC in nanometer CMOS technology
to implement tri-networks integration.
Firstly, the fundamental of pipelin
您可能关注的文档
最近下载
- 《汉书·高惠高后文功臣表》完整版原文全文.pdf VIP
- TCSAE《车路协同路侧基础设施 第3部分:RSU技术要求及测试方法》编制说明.pdf VIP
- (新版)普速铁路工务安全规则.pdf VIP
- 2025年苏州健雄职业技术学院单招职业适应性测试题库及答案一套.docx VIP
- 2026年银行操作风险管理信息系统建设报告.docx
- 联合资信 -2025年债券市场发展报告.pdf VIP
- 帝奥电梯扶梯DIAO K300扶梯控制器使用说明书电气原理图纸.pdf
- 颅内压动力学的动物实验和仿真的分析研究.pdf VIP
- 2025年少先队辅导员技能大赛笔试考试测试题及参考答案.docx VIP
- 急性早幼粒细胞白血病.ppt VIP
原创力文档

文档评论(0)