简易频率计设计PLD付.pptVIP

* * 三、程序设计思路 根据系统时钟采用分频电路，分出计数闸门信号，动态扫描频率信号；在单位闸门时间（1秒）内对被测信号进行计数，计数值即为信号的频率；利用闸门信号的边沿控制锁存和清零。 根据测量原理，将整个系统分为四个模块：闸门、扫描信号信号模块，8个十进制计数级联模块，锁存器模块，动态扫描译码模块。 三、程序设计思路 标准 时钟 闸门 扫描 模块 计数 模块 锁 存 器 锁存 待测信号 1S GATE CLR DELAY DELAY 动 态 扫 描 EN CLK 图2 设计框图 显示 3.1 闸门扫描模块（test_time) 闸门扫描信号模块的作用是产生测频所需要的各种时钟控制信号，主要有1秒的闸门信号，数码管扫描时钟，被测方波信号（实验条件的原因，被测信号内部产生，实际可以外接）。 3.1 部分代码（test_time) 3.2 8位十进制计数器模块（fre_measure) 8位十进制计数器模块的作用是在1秒的闸门时间内，对被测信号进行计数，同时待计数结果锁存后，对计数器清零。为便于测试，设计带置数功能，置数按键有效时，数码管又高到低依次显 (部分代码)fre_measure 3.3 8个4位数据锁存器模块（suocun_frq) 8个4位数据锁存器模块的作用是对测频的结果进行