TMS320LF2407A最小系统设计.docVIP

一、设计要求 要求设计的最小系统包括TMS320LF2407A基本电路、电源电路、扩展RAM、指示灯等部分，需要用protel软件完成原理图和PCB的设计，并编写验证程序，在实验箱上进行调试。 二、设计原理及框图 对于DSP2407，加上电源、复位和晶振，就构成了DSP最小系统。为使这一最小系统能工作在开发状态下，应配以锁相环、JTAG接口、扩展片外程序存储器、FLASH烧写、指示灯、引脚扩展以及对其他引脚的处理等电路。 DSP2407最小系统框图如下图所示： TMS320LF2407 TMS320LF2407A 锁相环 电源模块 扩展片外程序存储器 JTAG电路 晶振电路 FLASH烧写 滤波电路 复位电路 指示灯 引脚扩展 三、主要芯片说明 3.1 TMS320LF2407A TMS320LF2407A的常用资源见下表： 片内资源 功能参数描述 存储资源 FLASH；32KB；DARAM；544KB；SARAM；2KB 2个事件管理EVA和EVB 每个含2个16位通用定时器TIM，8个16位脉冲调宽PWM通道，3个捕获单元CAP，1套正交编码脉冲QED接口 通用I/O 40个可单独编程的通用输入/输出引脚GPIO，部分属于复用脚 串行接口 现场总线CAN2.0B，串行通信接口SCI，串行外设接口SPI 模拟接口 ADC；16个输入通道，10位，最小转换时间为0.5us 核心模块 PLL时钟发生器，看门狗定时器（WDT），增强中断控制器，5个外部中断（2个电技驱动保护，2个可屏蔽中断，复位），3种低功耗电源管理模式 3.2 TPS7333Q TPS7333Q是TI公司生产的一款电压转换芯片，能将5V电压转换成3.3V， 其特点如下： 1．TPS7333Q克服了常规LDO稳压器的弊端，它具有非常低的静态电流，即使对于变化较大的负载，静态电流可以保持稳定 2．具有关断特性 3．具有输入和输出电容的选择 3.3 CY7C1021 选用的RAM型号为CY7C1021，64k*16位大小。其高速转换时间：8、10、12、15ns，CMOS低功耗管理，TTL可共存界面，由3.3V供电，完全静态管理：无时钟或刷新要求，三种输出状态，高位、低位数据控制 3.4 MAX811 MAX811是一款四管脚微处理器复位芯片，用于监控微控制器和其他逻辑系统的电源电压，带有手动复位输入低电平复位芯片，支持手动复位功能，当MR引脚持续存在180ms的低电平，芯片的复位输出即会产生复位信号。 3.5 74HC08 74HC08是4-2输入与门，相当于四个两输入与门。其逻辑图如下： 引脚图为 四、设计过程 4.1 电源电路 电源电路的选择是系统设计的一个重要的部分，设计好坏对系统的影响最大。这里使用TI公司的TPS7333Q来设计电源供电电路。 电源插孔J1 标识为内正外负，5V 稳压直流电源输入。FUSE 为自恢复保险；7333 电源转换芯片作为5V 转3.3V 的高性能稳压芯片。并可提供上电复位信号。该信号/RS_DSP 接到DSP 的复位引脚上。7333 输出后的10uF 和0.1uF 的电容不能省略，否则得不到稳定的3.3V 电压。 电容滤波电路是滤去所得3.3V的非直流部分。 4.2 复位电路 TMS320LF2407A内部带有复位电路，因此可以直接RS复位引脚外面接一个上拉电阻即可，这对于简化外围电路，减少电路板尺寸很有用处，但是为了调试方便经常采用手动复位电路。这里使用MAX811复位芯片。 4.3 PLL锁相环电路 在DSP内部，有一个锁相环时钟模块PLL，它是被作为一个片内外设看待的，接在在片内外设总线上，为DSP2407提供所需的各种时钟信号。PLL锁相环电路时利用锁相环技术队输入信号进行分频或倍频的电路。有了PLL，可以选择片外的振荡源频率更低一些，这样可以相对减少印刷板级的电磁干扰，使硬件系统更容易实现，系统性能更好。其电路如下图： PLL的分频系数和倍频系数由SCSR1寄存器的第11-9位决定。 CLKPS2 CLKSP1　 ClKSP0 系统时钟频率 CLKPS2 CLKSP1　 ClKSP0 系统时钟频率 0 0 0 4*fin 1 0 0 0.8*fin 0 0 1 2*fin 1 0 1 0.66*fin 0 1 0 1.33*fin 1 1 0 0.57*fin 0 1 1 1*fin 1 1 1 0.5*fin 4.4 晶振电路 DSP2407最小系统的时钟电路设计有两种工作方法。一种是利用利用锁相环时钟模块中提供内部振荡电路，在DSP芯片的引脚XTAL1/CLKIN与XTAL2之间连接一晶体，启动内部振荡器。另一种方法是不使用片内的