VLSI电路与系统2资料.pptVIP

第四章 基本数字电路单元及功能单元组成 Part 1 4.2 基本单元的分类 在静态同步ASIC中，基本单元用于组成分层结构的设计。这些基本单元可以分类如下： 1．基本逻辑单元 包括反相器、“与”、“或”、“异”、“与非”、“或非”、“同”、“与或非”、“或非与”、三态缓冲器和触发器。 2．基本组合逻辑单元 包括传输门、多路选择器、译码器、比较器、编码器。 2．基本组合逻辑单元 包括传输门、多路选择器、译码器、比较器、编码器。 3. 基本存贮单元 包括各类边缘敏感触发器。 4．基本时序单元 包括位移寄存器、计数器、桶形移位器、状态发生器。 5. 数据调整单元 包括加法器、乘法器。 4.3 CMOS组成的基本单元 4.3.1“与非”、“或非”和“与或非”门 2输入端的“或非”门示于图中 最值得注意的一种是“与或非”门电路，它示于图4-8中 它的电路非常简单，但应用很广泛。 4.3.2 译码器、比较器和多路选择器 译码器、比较器构成同步系统、控制系统和时序设备中基本的控制元件。 译码器进行静态的固定值比较。 比较器则进行寄存器与寄存器之间的可变值的比较。 译码器是一个能够识别给定输入状态的电路，它主要有下列几种： 1．单态译码器：只识别一种输入状态。 2. 多态译码器：能识别几种输入状态。 3. 全态译码器：它