- 2
- 0
- 约9.04千字
- 约 56页
- 2019-05-31 发布于广东
- 举报
* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 举例: MIPS R4000 MIPS R4000处理机每个时钟周期包含两个流水段,是一种很标准的超流水线处理机结构。指令流水线有8个流水段 有两个Cache,指令Cache和数据Cache的容量各8KB,每个时钟周期可以访问Cache两次,因此在一个时钟周期内可以从指令Cache中读出两条指令,从数据Cache中读出或写入两个数据。 主要运算部件有整数部件和浮点部件 MIPS R4000处理机的流水线操作 指令 Cache IF:取第一条指令 IS:取第二条指令RF:读寄存器堆,指令译码EX:执行指令 DF:取第一个数据DS:取第二个数据 TC:数据标志校验;WB:写回结果 指令译码 读寄存器堆 ALU 数据 Cache 标志检验 寄存 器堆 IF IS RF EX DF DS WB TC MIPS R4000正常指令流水线工作时序 IF 流水线周期 当前CPU周期 IS RF EX DF DS TC WB IF IS RF EX DF DS TC WB IF IS RF EX DF DS TC WB IF IS RF EX DF DS TC WB IF IS RF EX
原创力文档

文档评论(0)