用硅虚拟原型完成千万门RTL-To-GDSII设计课程.docVIP

Cadence 2004 Workshop And ZCIST Course Web: Email: admin@ Tel: (8610)6248-6688 Ext 6600；(8610)6240-7328 (Direct) Fax: 6240-7327 用硅虚拟原型完成千万门RTL-To-GDSII设计课程 (2004年10月18-22日) 邀 请 信 尊敬的先生 / 女士：您好！ 从RTL或门级网表，经过完整的综合布局布线到GDSII的设计技术与方法，可应用于SoC和ASIC芯片的多层次(hierarchical)、单层次(flatten)以及IP或COT模块(block)的实施。 这三种方法即可相互独立又能够结为一体成为当代完整新颖的IC设计方法之一。 以Cadence的RTL Compiler-SoC Encounter完整的综合布局布线设计系统为例，采用全局同步优化技术对设计的逻辑、布局、布线及时序进行同步优化，具有同一的综合、布局、布线及时序分析引擎，因而可达到无与伦比的设计可预测性和质量。 通过培训学员能够掌握最新的“Digital Encounter Design Platform”的应用实例及“RTL到GDSII设计平台环境下的逻辑综合与物理设计方法”。为此，我们将举行用硅虚拟原型进行RTL-To-GDSII设计高