简易存储示波器的设计与实现.docVIP

简易存储示波器的设计与实现 摘要 本系统基于单片机最小系统，以高速模数转换器TLC5510为核心，利用CPLD构成高速逻辑控制器件控制高速A/D芯片采样转换和双口RAM存储数据、回放波形。本系统主要由七个子模块电路构成：前级程控放大电路、TLC5510高速采样电路、基于CPLD的高速逻辑控制电路、数据存入与读出的双口RAM电路、AD7523 D/A转换电路、触发电路、单片机最小系统。系统实现了单/双踪显示、多触发方式、波形存储等多种功能。 系统硬件设计应用了EDA工具，软件设计采用模块化编程方法。 关键字 程控增益放大 高速模数转换器 数模转换器 双口RAM CPLD 方案设计与论证 1.1 总体方案设计 数字存储示波器是可以方便的实现对模拟信号进行存储，并能利用微处理器对存储数据做进一步处理的示波器，它具有实时显示和存储两种工作模式，其实时采样工作方式决定了系统设计方案必须采用高速数据的采集和处理技术，因而，高速数据采集、存储和回放电路的设计成为系统设计的难点。由于受单片机时钟频率的限制，数据采集过程必须由高速逻辑器件控制，因此本设计以高速A/D转换器TLC5510为核心，利用CPLD产生高速的逻辑控制器件控制高速A/D芯片采样转换，并利用双口RAM存储数据、回放波形。总体方案设计如图1所示 Y输入示波器X输入D/A转换RAMR/W Y输入 示波器 X输入 D/A转换 RAM R/W A/D转换 衰减 放大 CPLD产生控制部分D/A转换触发方式 CPLD产生控制部分 D/A转换 触发 方式 图1 CPLD高速逻辑控制实现简易数字存储示波器原理框图 2模块电路设计 1.2.1前级信号处理模块的设计 利用模拟开关MAX333A构成单、双踪切换及程控放大电路。此模块的主要功能是控制两路信号的分时选通，并对输入信号的幅值进行程控放大，使输入信号的幅度满足模数转换器所要求的动态转换范围，并满足垂直灵敏度指标要求。CH1、CH2两路波形信号分别经过OP07构成的射随器后，输入到模拟开关MAX333A，由CPLD产生的地址信号的最低位AR0控制CH1和CH2的高速轮流切换。分时采样两路信号。程控放大单元运用宽带运放构成放大器，高频信号失真很小，并且由精密电位器构成反相放大电路，完成输入信号的0.25倍、2.5倍、25倍精确放大。后级运放实现+1.6V 电平抬升，以满足模数转换的0.6V~2.6V动态范围（原因见下面分析）。具体电路设计框图如图2所示 二 CH1 射随器 选 三档程控 一倍反相 一 放大和+1.6V 限伏电路 ADC CH2 射随器 开 反相放大 电平抬升 关 图2 前级信号处理设计框图 具体实现电路图如图3所示 图3 三档程控增益放大电路图 1.2.2数据采集电路设计 本系统采用高速模/数转换器TLC5510，此款ADC的最高采样速率为20Msps。Vref（B）～Vref（T）的动态转换范围。CLK端上升沿开采样。输出使能端OE接低电平时，在2.5个CLK周期后，采样量化数据自动呈现在数据线上。TLC5510的工作时序图如图4所示 图4 TLC5510工作时序图 编码方式如表1所示 输入电压范围 输出数字编码 MSB LSB Vref（B） ． 　　． 　　． 　　． 　　． 　　． Vref（T）