匡宗武20119763多路智力抢答器课程设计1.ppt

多路智力竞赛抢答器的设计 电子信息1班 匡宗武 总体方案与原理说明 元件清单 主要芯片介绍 单元模块设计 总体电路原理图 参考文献  总体方案与原理说明总框图 抢答按钮 优先编码电路 锁存器 译码电路 显示电路 主持人控制电路 控制电路 报警电路 脉冲产生电路 定时电路 译码电路 显示电路 主体电路 扩展电路 主体电路： 完成基本抢答后，选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答 扩展电路 完成定时抢答的功能！ 序号 名 称 型 号 数量 备 注 1 七段译码器 74LS48 3 —— 2 十进制加减计数器 74LS192 2 —— 3 555定时器 CB555 2 —— 4 优先编码器 74HC148 1 —— 5 单稳态触发器 74LS121 1 —— 6 RS锁存器 74LS279 1 —— 7 与非门 74LS20 1 每个芯片有4个两输入端的与非门 8 与非门 74LS03 1 每个芯片有4个三输入端的与非门 9 反向器 74LS04 1 每个芯片有6个非门 10 三极管 SDG130 1 —— 11 电阻 ROHM 1 100KΩ 12 电阻 ROHM 2 15KΩ 13 电阻 ROHM 9 10KΩ 14 电阻 ROHM 2 68KΩ 15 电阻 ROHM 2 1KΩ 16 电阻 ROHM 3 510Ω 17 电容 16CE470AX 1 100uF 18 电容 16CE470AX 2 10uF 20 电容 16CE470AX 1 0.01uF 19 扬声器 SP10 1 —— 19 开关 AZD1169 1 —— 20 共阴极显示器 3 —— 21 抢答按扭 SB 8 —— 22 发光二极管 A694B 2 —— ? 元件清单 主要芯片介绍 优先编码器 74LS148 74LS148为8线－3线优先编码器，表2为其真值表，图8为其管脚图。 74LS148管脚 真值表 74LS148工作原理如下：  该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。 当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。 由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝1时，表示8个输入端均无低电平输入，此时A2A1A0=111为非编码输出；GS＝0时，A2A1A0=111表示响应输入0端为低电平时的输出代码（编码输出）。EO只有在EI为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的EI连接，以便组成更多输入端的优先编码器。  从功能表不难看出，输入优先级别的次为7，6，……，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如5为0。且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理 锁存器74LS279 原理： 在74ls279中，由于4回路中2回路置位端子为两个，所以使用其一时，整理两个置位输入作为1个使用，或将另一个输入固定为“H”使用。另外，作为稍微变化74LS279 的使用方法，也可将3组作为RS锁存器使用，剩余的RS锁存器作为2输入NAND门电路使用，复位输入例如①管脚固定为”L”时其输入为”H”，所以可构成将②和③作为输 入，输出为④的2输入NAND。其管脚图如图所示 3 计数器74LS192 74LS192具有下述功能： ①异步清零：CR=1，Q3Q2Q1Q0=0000 ②异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0 ③保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态 ④加计数：CR=0, LD=1，CPU=CP，CPD=