实验五--4选1多路复用器和4位比较器设计与仿真.docxVIP

数字电路与逻辑设计实验报告 第 PAGE 7 页 共 NUMPAGES 9 页 实验五 4选1多路复用器和4位比较器设计与仿真 班级 信息安全一班 姓名 邓一蕾学号201208060106指导老师 袁文澹 一、实验目的 1.熟悉QuartusⅡ仿真软件的基本操作，并用VHDL语言和逻辑图设计四选一多路选择器，4位比较器。 二、实验内容 1．参照芯片74LS153的电路结构，用逻辑图和VHDL语言设计四选一多路复用器； 2．从QuartusⅡ中取7485器件（比较器）进行仿真与分析；用VHDL语言设计4位比较器，接着进行仿真与分析，电路逻辑结构参照芯片74x85 三．实验原理 （1）四选一多路选择器逻辑电路的原理 4选1多路选择器，GN为使能端，AB为选择通道控制端，c0,c1,c2,c3为数据输入端.Y为输出端。当GN为1时，y=0; 当GN为0，AB=00时，Y为c0的值； 当GN为0，AB=01时，Y为c1的值； 当GN为0，AB=10时，Y为c2的值； 当GN为0，AB=11时，Y为c3的值； （2）通过实验实现逻辑的原理 Inputs Outputs Select Strobe G Y B A X X 1 0 0 0 0 C0 0 1 0 C1 1 0 0 C2 1 1 0 C3 （1）4位比较器的逻辑电路图 A0,B0,A1,B1，A2，B2，A3，B3为相比较数输入端，ALBI,AEBI,AGBI为级联输入端 ALBO,AEBO,AGBO为比较输出端。 2）通过实验实现逻辑的逻辑功能表为 数据输入端 控制输入端 输出端 A3A2A1A0 B3B2B1B0 AGBI ALBI AEBI AGBO ALBO AEBO 1000 0000 0 0 0 1 0 0 0000 1000 0 0 0 0 1 0 1100 1000 0 0 0 1 0 0 1000 1100 0 0 0 1 0 1 1110 1100 0 0 0 1 0 0 1100 1110 0 0 0 0 1 0 1111 1110 0 0 0 1 0 0 1110 1111 0 0 0 0 1 0 0000 0000 1 0 0 1 0 0 0000 0000 0 1 0 0 1 0 1111 1111 0 0 1 0 0 1 1111 1111 0 0 0 0 0 1 四、实验方法与步骤 实验方法： 采用基于FPGA进行数字逻辑电路设计的方法。 采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。 1.4选1多路选择器实验步骤： 编写源代码。打开QuartusⅡ软件平台，点击File中得New建立一个文件。编写的文件名与实体名一致，点击File/Save as以“.vhd”为扩展名存盘文件。 2、按照实验箱上FPGA的芯片名更改编程芯片的设置。操作是点击Assign/Device,选取芯片的类型。建议选“Altera的EPF10K20TI144_4” 3、编译与调试。确定源代码文件为当前工程文件，点击Complier进行文件编译。编译结果有错误或警告，则将要调试修改直至文件编译成功。 4、波形仿真及验证。在编译成功后，点击Waveform开始设计波形。点击“insert the node”,按照程序所述插入A0，A1，A2，A3，B0，B1，B2,B3，ALBI,AEBI,AGEBI,ALBO,AEBO,AGBO14个节点（A0，A1，A2，A3，B0，B1，B2,B3为输入节点，y为输出节点）。设置A0，A1，A2的输入波形，在仿真启动之前，需要设置两个重要的参数——End Time 和Grid Size 步骤：点击Edit-End Time -2.0us;Edit-.Grid Time -100.0ns,点击输入信号，然后选择左边的波形编辑工作栏中count value 给一个输入的激励信号，OK返回，点击保存按钮保存为sjw_duolu。建立仿真网表：Proccessing-Generate Functional Sumulation Nelist .选择Assignments-Settings-Simulation mode-Fouctional选择激励文件”sjw_duolu”.选择Processing—star Simulation启动仿真，可以看到功能仿真图。 5、时序仿真。首先进行全编译，编译成功后，点击Assignments 的settings的 simulation mode： Timing，仿真成功后即出带延时的波形图。 6、FPGA芯片编程及验证。 （1）分配管脚：assignm