微处理方式器.pptVIP

一个具体的存储单元可以只属于一个逻辑段，也可以同时属于几个逻辑段。只要给出它的段基址和段内的偏移地址就可以对它进行访问。图2.21是这种分段的一个例子。 图2.21 8086/8088的存储器分段示例 2）实际地址和逻辑地址： 实际地址（也称物理地址）是指CPU和存储器进行数据交换时所用的地址，对8086/8088来说，是用20位二进制或5位十六进制表示的地址码，是唯一能代表存储空间每个单元的地址。 逻辑地址是指产生实际地址所用到的两个地址分量：段地址和偏移量，它们都是用无符号的16位二进制或4位十六进制表示的地址码。段地址就是段寄存器的内容，即段起始地址的高16位；偏移量是段内某单元相对于段起始地址的距离。 2）实际地址的形成： 当CPU访问任何一个存储单元时，可由下式计算该单元的实际地址： 实际地址=段地址×10H+偏移量 这个地址的计算工作由CPU内部总线接口部件中的20位地址加法器来完成。如图2.2所示。例如，某存储单元的段寄存器内容为2400H，段内偏移量为0053H，则其实际地址为：2400H×10H+0053H=24053H CPU与外部设备之间是通过I/O接口电路或接口芯片进行联络从而传递信息的。每个接口芯片上都有一个或几个用于寄存信息的寄存器，称为端口，这些寄存器和存储单元一样都有唯一确定的地址，称为端口地址。 2.4.2 8086/8088的I/O组织 对I/O端口有两种编址方式： 统一编址：指将I/O端口地址置于存储器空间中，和存储单元统一编址。其特点是可使用的指令多、寻址方式灵活，凡适用于存储单元的寻址方式都适用于I/O端口；但要占用存储空间，凡已编为I/O端口的地址，存储单元就不能再使用。 覆盖编址：也称单独编址或独立编址。指将I/O端口单独编为一个地址空间，指令系统中设置专门的输入/输出指令。其特点是不占用存储空间，但寻址方式不如统一编址灵活。 图2.5 8086最小模式的典型系统结构 该CPU系统以8086为核心，外部晶体振荡器产生的振荡信号经8284分频后，作为主频信号CLK提供给8086， 同时，外部来的准备好信号READY和复位信号RESET也经8284A整理后送往8086。 8086的20位地址信号A19~A16，AD15~AD0，以及高位字节允许信号，在地址锁存信号ALE控制下经8282锁存后输出，即为地址总线。 8086的16位数据线AD15~AD0在8286的控制下可以进行双向数据传送，即为数据总线。传送方向由数据收/发控制信号来选择，是否允许传送由数据允许信号控制。其它控制信号均由8086直接输出，即为控制总线。如此，就形成了以8086为核心的三总线结构的CPU系统。 工作原理说明： 2、主要外围芯片的功能 时钟发生器及其与CPU的连接：时钟发生器8284A的引脚功能及其与8086/8088的连接如图2.6所示。 图2.6 8284A的引脚功能及其与8086/8088的连接 地址锁存器及其与CPU的连接：地址锁存器可使用8282、8283或74LS244、74LS273、74LS373等，它们的内部逻辑及引脚特性如图2.7所示。与8086/8088的连接见最大、最小模式CPU系统结构图。 图2.7 8282、8283、74LS244的内部逻辑及引脚特性 数据总线收/发器及其与CPU的连接 ：数据总线收/发器可使用8286、8287（或74LS245），它们的内部逻辑及引脚特性如图2.8所示。与8086/8088的连接见最大、最小模式CPU系统结构图。 图2.8 8286、8287的内部逻辑及引脚特性 2.2.4 8086/8088的最大模式 1、8086/8088最大模式的典型配置 当8086/8088的第33引脚MN/MX接低电平（或直接接地）时，系统工作于最大模式，?即多处理器模式，它适用于中、大型规模的应用。以8086为例，其最大模式的典型系统结构见下页。 图中8288为总线控制器。 工作原理说明： 为了给系统的应用留有余地，有时即使暂时只用了一个处理器也将其接成最大模式。 最小模式和最大模式的主要区别在于控制信号的产生，由图2.5和图2.9可知，最小模式下的控制信号是由CPU直接产生的，而在最大模式，控制信号由总线控制器8288产生。引脚上，第24~第31（8088还有第34）引脚的功能在两种模式下是不同的。 图2.9 8086最大模式的典型系统结构 2、多处理器系统 8086/8088的最大模式系统