三八译码器解读.docxVIP

《集成电路设计实践》报告 题目： 3-8译码器设计 院系： 自动化学院电子工程系 专业班级： 微电 学生学号： 学生姓名： 指导教师姓名： 戴力 职称： 讲师 起止时间： 2015.12.25-2016.01.08 成绩： 设计任务 1) 依据3-8译码器的真值表，给出3-8译码器的电路图，完成3-8译码器由电路图到晶体管级的转化（需提出至少2种方案）； 2) 绘制原理图（Sedit）,完成电路特性模拟（Tspice，瞬态特性），给出电路最大延时时间； 3) 遵循设计规则完成译码器晶体管级电路图的版图，流程如下： 4) 版图布局规划－基本单元绘制－功能块的绘制－布线规划-总体版图）； 5) 版图检查与验证（DRC检查）； 6) 针对自己画的版图，给出实现该电路的工艺流程图。 二、电路设计方案的确定 3-8译码器真值表 由三个输入端A,B,C和八个输出端Y0,Y1,Y2,Y3,Y4,Y5?,Y6,Y7组成，输入输出用二进制表示。 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 从真值表可看出3-8译码器的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。 ? 可通过使用三输入与非门及反相器实现功能，三输入与非门由三个pmos和三个nmos组成。 电路特性及其仿真 首先用S-Edit软件画出电路的模拟图，然后检查所画电路是否存在错误，将各个管子的尺寸标注出来，检查无误后点击T-Spice按钮将出现电路的网表图，然后给检测出的电路网表加上电源和输入信 号，经检查，确认添加无误后进行电路模拟仿真，即可得到电路模拟仿真图像。 网表如下： 仿真图如下： 电路图如下： 结果： 据仿真结果和设计电路要求对比可以看出，所设计的电路满足设计需求，并且可以实现3-8译码器的功能，所以设计的电路是可以正常使用的。 版图的布局规划及基本单元设计 根据前面所画的电路模拟图，可以看出3-8译码器需要30个PMOS和30个NMOS，PMOS和NOMS一部分组成反向器，一部分组成多个逻辑门，制作版图时采用L-Edit软件，制作版图时应注意版图各层的相关设计规则及对尺寸的要求，在制作版图时需注意所有光刻孔的几何尺寸都必须大于或等于最小距离。 版图如下： 整个版图中一部分的反相器版图如下： 该电路实现工艺流程 n阱CMOS工艺流程：选择衬底n阱光刻有源区光刻多晶硅光刻n+区光刻p+区光刻光刻接触孔金属化内连线光刻钝化孔，便得到了反相器；然后，将nmos与pmos合理布局；最后，将pmos和coms按电路要求用金属连接起来，做钝化和封装处理； 总结 本次设计中，共使用了60个晶体管，其中一部分用于反相器，一部分用于逻辑门，课设中，应注意一些问题： 在S-edit中绘制原理图：更改每个MOS管的属性为NENH或PENH，以及管子的尺寸； 在T-Spice中进行原理图的仿真：在提取库文件时确保 是正确的路径，并添加“tt”，仿真前输入正确的命令语句； 在L-Edit中绘制版图，注意各种规则，确保正确的绘制版图； 画版图和电路设计图时应严格按照要求电路来进行设计，应实现电路实际功能。 心得体会：在本次课设中，加深了对平时所学基础知识的理解，巩固平时所学的并进行运用，对于制作工艺流程有了更深的理解。 设计成果汇总 版图网表： 版图仿真： 版图网表与电路图网表的对比： 版图信息表格： 电路单元类型 晶体管数目 版图尺寸（不含PAD) 版图尺寸（含PAD) 设计结构（层次化or Flatten) 备注 3-8译码器 60 PAGE 读书的好处 1、行万里路，读万卷书。 2、书山有路勤为径，学海无涯苦作舟。 3、读书破万卷，下笔如有神。 4、我所学到的任何有价值的知识都是由自学中得来的。——达尔文 5、少壮不努力，老大徒悲伤。 6