用VHDL设计乐曲演奏电路.pdfVIP

第 l5卷 第 4期 宁 波 高 等 专 科 学 校 学 报 V01．15NO．4 2003年 l2月 JOURNALOF NINGBO COLLEGE Dec．2003 用 ~EIDL设计乐曲演奏 电路 杜世 民，杨润萍，张 川 (宁波大学科技学院，浙江 宁波 315211) 摘 要 ：介绍 了一种利用 VHDL在 CPLD上实现 的乐 曲演奏 电路 。利用 EDA开发工具 MaxplusH对谈项 目进行编 辑 、编译、综合和仿真，并下载到 CPLD器件 中，经实际电路测试 ，运行 良好 。 关键词 ：VHDL；EDA；CPLD：MaxplusII 中图分类号 ：TN702 文献标识码 ：B 文章编号 ：1008—7109(2003)04—0041—40 VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)是超高速集成 电路硬件描 述语言的英文缩写。是美 国国防部 20世纪80年代后期开发的一种快速的电路设计工具，目前已成为 IEEE的标准硬件描述语言之一 。VHDL具有多层次的描述系统硬件功能的能力 ；支持 自顶 向下(Topto Down)和基于库(Library—Based)的设计方法；VHDL对设计的描述具有相对独立性。因此设计者可 以 不必了解硬件结构 ，从系统设计人手，在顶层进行系统方框 图的划分和结构设计，在方框 图一级用 VHDL对 电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化 工具生成具体的门级逻辑 电路的网表 ，下载到具体的CPLD器件中去，从而实现可编程逻辑器件的专用 集成 电路 (ASIC)设计 。 本文用VHDL在 CPLD器件上实现了一种可编程的乐曲演奏电路。该 电路采用记谱的方式来记录 乐曲，具有占用存储空间少，设计方法简便等优点，即使一个不懂音乐的人，将一首陌生的曲子翻译成代 码也非难事。本文以梁祝乐 曲为例，来说明用VHDL在 CPLD上实现乐曲演奏 电路的方法。 1 乐 曲演奏 电路原理 为便于理解 ，首先介绍一下硬件 电路的发声原理。我们知道 ，声音的频谱范围约在几十到几千赫 兹，若能利用程序来控制 CPLD某个引脚输 出一定频率的矩形波，接上扬声器就能发出相应频率的声 音。而乐曲中的每一音符对应着一个确定 的频率 ，因此 ，要想 CPLD发出不同音符的音调 ，实际上只要 控制它输出相应音符的频率即可 (音符和频率的关系见表 1)。乐曲都是 由一连串的音符组成 ，因此按 照乐曲的乐谱依次输 出这些音符所对应的频率，就可 以在扬声器上连续地发出各个音符的音调。而要 准确地演奏 出一首乐曲，仅仅让扬声器能够发声是不够的，还必须准确地控制乐曲的节奏 ，即每个音符 的持续时间。由此可见，乐 曲中每个音符的发音频率及其持续的时间是乐 曲能够连续演奏的两个关键 因素。 1．1音符频率的获得 在CPLD设计中，多个不同频率的信号，一般是通过对某个基准频率进行分频器获得的。由于各个 音符的频率多为非整数，而分频系数又不能为小数，故必须将计算机得到的分频系数四舍五入取整。若 基准频率过低 ，则分频系数过小，四舍五入取整后的误差较大。若基准频率过高，虽然可 以减少频率的 相对误差，但分频结构将变大 。实际的设计应该综合考虑这两个方面的因素，在尽量减少频率误差的前 提下，选取合适的基准频率。本文中选取2MHz的基准频率。由于现有CPLD上外接的的高频时钟频 率为 12MHz，故需先对其进行6分频，才能获得2MHz的基准频率信号。 收稿 日期 ：2003一o6一o2 作者简介：杜世民，男 ，宁波大学科技学院 42 宁 波 高 等 专 科 学 校 学 报 2003年第 4期 表 l 各个音符的频率及其对应的分频系数表 (基准频率为 lMHz) 对基准频率分频后获得的输 出信号 ，是一些脉宽极窄的尖脉冲信号(占空 比=1／分频系数)。为提 高输出信号的驱动能力，以使扬声器有足够的功率发音，需要另加一个 T触发器将分频器