TFT-LCD阵列工艺的培训.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
TFT-LCD阵列工艺介绍 主要内容 一、TFT-LCD的基本构造 二、 ARRAY工艺简介 三、 阵列检查介绍 一、TFT-LCD的基本构造 图1 TFT-LCD液晶显示屏的构造 图2 液晶盒的构造 一、TFT-LCD的基本构造 二、ARRAY工艺介绍 2.1 阵列基板的构造和功能 2.2 阵列基板的制造原理 2.3 阵列基板的制造工艺流程 2.1 阵列基板的构造和功能 图3 ARRAY基板等效电路图 图4 Array面板信号传输说明 2.1 阵列基板的构造和功能 2.1 阵列基板的构造和功能 图5 ARRAY基板的构造 DRAIN端子 TFT部分 栅极(GATE) 漏极(DRAIN) 源极(SOURCE) 图6 TFT器件的基本构造 GATE G-SiNx a-Si n+ a-Si DRAIN SOURCE P-SiNx ITO像素电极 GLASS 接触孔 G工程 I 工程 D工程 C工程 PI工程 2.1 阵列基板的构造和功能 当Vg≤Vth时 Ids=0 当VgVth且VdsVg-Vth时 Ids=(W/L)•μC0{(Vg-Vth)Vds-Vds2/2} 当VgVth且VdsVg-Vth时 Ids=(W/L)•μC0(Vg-Vth)2/2 式中,Vth:阈值电压 μ:电子迁移率 C0: 单位面积栅绝缘层电容 Vg Vd Vs Ids 2.1 阵列基板的构造和功能 2.2 阵列基板的制造原理 ARRAY工程由成膜工程、PR工程和刻蚀工程反复进行4次或5次完成。 4次:4MASK工艺 5次:5MASK工艺 图7 TFT的制造原理 工艺名称 工艺目的 溅射(SPUTTER) 成Al膜、Cr膜和ITO膜 P-CVD 成a-Si膜、n+a-Si膜和SiNx膜 PR•曝光 形成光刻胶图案 湿刻(WE) 刻蚀掉未被光刻胶掩蔽的金属膜 干刻(DE) 刻蚀掉未被光刻胶掩蔽的非金属膜 剥离 去掉残余的光刻胶 2.2 阵列基板的制造原理 表1 阵列各工程的说明 所谓Sputter是指利用借助电场加速的气体离子对靶材的轰击,从而使成膜材料从靶材转移到基板上的一种物理成膜方法。 SPUTTER原理 2.2 阵列基板的制造原理 PCVD原理 ①电子和反映气体分子碰撞,产生大量的活性基; ②活性基被吸附在基板上,或取代基板表面的H原子; ③被吸附的原子在自身动能和基板温度的作用下,在基板表面迁移,选择能量最低的点安定; ④同时,基板上的原子不断脱离周围原子的束缚,进入等离子体气氛中,所以达到动态的平衡; ⑤不断的补充原料气体,使原子沉积速度大于原子逃逸速度,薄膜持续生长。 2.2 阵列基板的制造原理 图9 PCVD成膜示意图 PR•曝光原理 2.2 阵列基板的制造原理 图10 PR工程示意图 曝光原理 2.2 阵列基板的制造原理 图11 曝光原理示意图 湿刻原理 ■湿刻是通过对象材料(一般为金属导电膜)与刻蚀液之间的化学反应,对对象材料进行刻蚀的过程。 ■湿刻的过程 刻蚀液在对象物质表面的移送阶段 刻蚀过程中,刻蚀液不断被消耗,反应生成物不断生成,刻蚀对象周围形成浓度梯度,促使新的刻蚀液不断向刻蚀对象输送,并将反应生成物从其表面除去,从而使新的刻蚀液与对象物质接触。 刻蚀液与对象物质的化学反应阶段 指的是在对象物质表面,药液与刻蚀对象之间的化学反应过程。 2.2 阵列基板的制造原理 图12 湿刻装置及原理示意图 反应气体在高频电场作用下发生等离子体(PLASMA)放电。 等离子体与基板发生作用将没有被光刻胶掩蔽的薄膜刻蚀掉。 ETCHING GAS PLASMA 干刻原理 2.2 阵列基板的制造原理 图13 干刻原理示意图 剥离原理:刻蚀(干刻、湿刻)完 成后除去光刻胶的过程。 2.2 阵列基板的制造原理 图14 剥离原理示意图 4mask G-SP G-PR G-WE G-PR剥离 1st SiN CVD 三层CVD D-SP DI-PR D1-WE I/PR DE D2-WE CH-DE DI-PR剥离 PA-CVD C-PR C-DE C-PR剥离 PI-SP PI-PR PI-WE PI-PR剥离 G-SP G-PR G-WE G-PR剥离 1st SiN-CVD 三层CVD I-PR I-DE I-PR剥离 D-SP D-PR D-WE PA-CVD C-PR C-DE C-PR剥离 PI-SP PI-PR PI-WE PI-PR剥离 CH-DE D-PR剥离 5mask 图15 4mask和5mask工艺流程图 2.3 阵列基板的制造工艺流程 三、阵

文档评论(0)

勤能补拙 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档