EDA课程设计——多功能数字钟的设计.docxVIP

E D A课 程 设 计 学院:电气信息学院 专业年级:通信工程2013级 姓名: 学号 课题: EDA课程设计 指导老师: 日期：2016年7月6日 第一章 多功能数字钟的设计 1、设计任务 了解数字钟的工作原理，进一步熟悉VHDL语言编写驱动七段数码管显示代码，并且掌握用多进程的方式实现一个综合性的程序。最终实现硬件和软件多功能数字钟的设计。 （1）显示的格式为小时-分钟-秒钟，是24小时制，整点报时时间为5秒，级从整点前5秒钟开始进行报时提示，LED灯开始闪烁，过整点后，停止闪烁。 （2）系统时钟选择时钟模块的10KHz，要得到1Hz时钟信号，必须对系统时钟进行10000次分频。 （3）调整时间的按键用按键模块的S1和S2，S1调节小时，每按下一次，小时增加一个小时，S2调节分钟，每按下一次，分钟增加一分钟。另外用S8按键作为系统时钟复位，复位后全部显示00-00-00。 2、方案设计 2.1软件设计方案 用VHDL语言编写程序实现设计内容中需要实现的功能。将编写好的VHDL的程序加载到硬件电路中，从而驱动七段数码管时间，并用按键控制时间的变化，用软件仿真验证实验结果。 2.2硬件设计方案 在软件方案实现的基础上，将已经运行成功的程序，将结果烧制到硬件电路中，最后生成顶层电路原理图。 3、设计的具体实现 3.1设计步骤 3.1.1打开QUARTUS = 2 \* ROMAN II软件，新建一个工程 3.1.2建完工程之后，再新建一个VHDL File，打开VHDL编辑器对话框； 3.1.3按照自己设计方案，在VHDL编辑窗口编写VHDL程序；(程序见附录) 3.1.4编写完VHDL程序后，保存在自己新建的文件夹在D盘的目录下； 3.1.5对自己编写的VHDL程序进行编译仿真，对程序的错误进行修改，直到完全通过编译和仿真； 3.1.6仿真无误后，依照按键开关、数码管、LED灯与FPGA的管脚连接表进行管脚分配。分配完成后，在进行编译一次，以使管脚分配生效； 端口名 使用模块信号 对应FPGA管脚 说明 CLK 数字信号源 C13 时钟为10KHz HOUR 按键开关S1 P25 调整小时 MIN 按键开关S2 P26 调整分钟 RESET 按键开关S8 N25 复位 LED0 LED灯模块LED1 G13 整点倒计时 LED1 LED灯模块LED2 G15 LED2 LED灯模块LED3 G14 LED3 LED灯模块LED4 H12 DISPLAY0 数码管A段 F13 时间显示 DISPLAY1 数码管B段 F14 DISPLAY2 数码管C段 F15 DISPLAY3 数码管D段 E15 DISPLAY4 数码管E段 F16 DISPLAY5 数码管F段 F17 DISPLAY6 数码管G段 E18 SEG-SEL0 位选DEL0 G18 SEG-SEL1 位选DEL1 G17 SEG-SEL2 位选DEL2 G16 3.1.7用下载电缆通过JTAG口将对应的sof文件加载到FPGA中，观察设计结果是否和自己的编程思想一致。 4、设计的实验验证结果 4.1在硬件电路板上，七段数码管显示的结果 在附录中的数字时钟的源程序，当设计文件加载到目标器件后，将数字信号源模块的时钟选为10KHZ，数码换开始显示时间，从00︰00︰00开始。整点正在前5秒的时候。LED灯的模块LED1-LED5开始闪烁，一旦超过整点，LED停止显示。按动按键开关的S1、S2小时和分钟开始步进，步进开始调整。按下按键开关S8，显示恢复到00-00-00从新开始显示时间。 4.2用软件的方法仿真验证实验结果 4.2.1用生成顶层原理图输入法的结果和分析 4.2.2用软件仿真波形的仿真结果和分析 在100KHZ的情况下，将RST、S1、S2设置在高电平和低电平时，仿真结果没有发生变化，因为时钟周期很长，所以无变化。 5、心得体会 通过本次课程设计对EDA这门课程又有了更深入的了解和学习，特别是对VHDL语言编写程序的掌握进一步的加强了。在进行硬件调试的时候因为管脚分配错误的问题一直得不到正确的硬件仿真结果，也让我明白了做实验需要认真仔细 。 6、参考文献 [1]李景华,杜玉远.可编程逻辑器件与EDA技术.沈阳:东北大学出版社,2000 [2]Pedroni,V.A.VHDL数字电路教程.北京：电子工业出版社，2005 [3] 曲伟建. EDA技术在数字电子电路设计中