广工eda课程设计简易微波炉控制器.docxVIP

课 程 设 计 课程名称 硬件描述语言与EDA技术课程设计 题目名称 简易微波炉控制器 学生学院 材料与能源学院 专业班级 学 号 学生姓名 指导教师 陈先朝 2017 年 6 月 11 日  目录 TOC \o 1-3 \h \z \u 设计内容及功能要求 3 设计思路 3 （1）：要求能控制烹调的开关 3 （2）：要求要显示烹调状态的进行与结束 3 （3）：要求设置固定的烹调时间，并显示烹调所剩时间 3 Verilog源程序 4 程序分析 5 （1）：端口定义 5 （2）：加数器和减数数器的设计 5 （3）：数码管的显示 6 编译及配置 7 硬件验证及现象观察 8 遇到的问题及解决方法 9 （1）： 9 （2）： 9 （3）： 9 总结设计与体会 10 参考文献 10  设计内容及功能要求 简易微波炉：设计一个简易微波炉控制器，要求能控制烹调的开关，并显示烹调状态进行结束。同时，设置固定烹调时间，并显示烹调所剩时间（假设系统最长的烹调时间为9秒）。 设计思路 要设计一个简易微波炉 （1）：要求能控制烹调的开关 这里可以在模块里定义一个输入变量，然后在always过程块中通过if语句来实现微波炉的开关，同样的道理可以再定义一个变量用来启动烹调。 （2）：要求要显示烹调状态的进行与结束 这里可以通过控制一个LED灯的暗亮来实现，暗代表烹调结束，亮代表烹调进行，当烹调启动的时候LED等就会亮，当烹调结束或暂停的时LED灯就会暗。 （3）：要求设置固定的烹调时间，并显示烹调所剩时间 这里就要用到数码管，用数码管来显示时间，然后定义一个脉冲，通过九进制加数器来逐步加一来设置固定烹调时间，最后通过一个九进制减数器来显示烹调所剩时间。 Verilog源程序 module weibolu(open,add,start,clk_1,outa,out_led1); output reg [7:0] outa; output reg [7:0] out_led1; input open,add,start,clk_1; reg [3:0] a,b; always @(posedge clk_1) begin if(a==4b1010) a=4b0000; else if(add!start) a=a+1; else if(starta!=0) begin a=a-1;out_led1=8end else if(a==0|| !start) out_led1[0]=0; end always @(a) begin if(open) begin case(a) 4b0000:outa=8 4b0001:outa=8 4b0010:outa=8 4b0011:outa=8 4b0100:outa=8 4b0101:outa=8 4b0110:outa=8 4b0111:outa=8 4b1000:outa=8 4b1001:outa=8 default:outa=8 endcase end else outa=8 end endmodule 程序分析 （1）：端口定义 module weibolu(open,add,start,clk_1,outa,out_led1); output reg [7:0] outa; output reg [7:0] out_led1; input open,add,start,clk_1; reg [3:0] a,b; 这部分代码定义了6个端口，其中open、add、start、clk_1为输入端口，open用来控制微波炉的总开关，add用来逐一加数实现设置固定时间功能，s