面向动态电压调节系统的片上监测方法的设计.pdfVIP

第一章绪论 第一章 绪论 1．1课题研究背景 随着集成电路工艺尺寸向着超深亚微米级甚至纳米级进一步缩小，系统芯片的丰频、集成度和 复杂性不断提高，功耗问题日益成为人们关注的热点问题，电子产品高性能和低功耗之间的矛盾越 来越突出，电池供电时间缩短和电路热失效现象越来越严重。主要表现在如下两个方面：首先，手 持设备和无线传感网络的应用越来越普遍，功能越来越多样，这些设备大多使用电池供电，操作时 间受到电池所能提供能量的限制，。但是对设备便携性的需求又严格限制了电池的体积、重量，进而 限制了它所能提供的能量，且电池工艺技术发展缓慢，电池供电电量的增长速度远远落后于这些设 备功耗的增长速度。其次，电子产品特别是消费类电子产品对芯片性能的要求不断提高，高性能必 然带来高能耗，高能耗必然导致高发热量，直接导致封装和冷却成本的提高和芯片可靠性的降低， 已然开始制约性能的进一步增长。 SoC设计由过去单纯地追求性能的增长变为追求性能与功耗之间的平衡，功耗问题已经成为数 字集成电路设计中除了性能、面积、成本等因素以外必须考虑的重要问题。从小处着眼，它可以延 长电池使用的寿命，降低芯片发热量；从大处着眼，它可以降低对能源的消耗，有利于生态环境的 改善。因此，使用低功耗技术来减少设备所消耗的能量，是一个值得关注与重视的问题。 电路总功耗由动态功耗和静态功耗两部分组成。静态功耗主要由器件活动时的漏电流引起，动 态功耗主要由电路内部节点电容的充放电和电源与地之间短暂的通路引起。减小负载电容，降低电 路的活动性，特别是在满足电路工作性能的前提下降低电源电压或工作频率，都是降低动态功耗的 and 有效手段。动态电压和频率调节(DynamicVoltage Frequency 有效地降低动态功耗而受到学术界和工业界的广泛重视，已成为许多国内外知名高校和科研机构的 研究方向，并在很多领域取得丰硕成果。 1．2国内外研究现状 关于DVFS的研究和应用在国际和困内都十分活跃。早期的DVFS常使用开环控制的方法，在 芯片设计完成后，统计不同应用场合下的工作电压和相应的工作频率，以查找表的形式存放在存储 器中，而后根据芯片的实际工作情况来查找相应的工作频率或电压。这种方式操作简单，但是由于 没有设置反馈机制，因而不能根据实际情况对电压和频率进行调节，适应性较弱，可靠性也较差。 现在DVFS的研究和应用基本都是基于闭环系统，通过对SoC建模，采用一定的手段实时监测芯 片温度、负载等参数，将这些参数反馈给芯片的控制模块对电压和频率进行调节¨由J。监测手段主要 是传感器【5。6|，这种方法能一定程度地反映芯片当前工作情况，但是监测结果往往依赖于传感器的精 度，且很难选择可靠的监测点，因而难以真实反映芯片内部各个部分的实际情况，大大影响了DVFS 的效果。由于传统的监测方法存在诸多固有缺点，近年来，片上监测方法逐渐成为研究的热点。 片上监测主要依赖于对整个芯片中最易失效的单元和路径的监测，其核心思想是将工艺、电压、 单元和特殊路径延时特性的变化，当芯片工作电压降低到电路即将出现错误的临界电压，即关键电 压时，产生警告信号，提醒控制单元停止降低电压。早在1998年，口本东京大学就提出了一种基于 东南大学硕士学位论文 关键路径(CriticalPath)副本的监测方法，通过复制芯片中时序最为紧张、最易失效的关键路径并 对其进行监测来估计整个芯片的工作情况，从而控制芯片工作电压【7】，采用0．49mI艺设计了以关键 路径副本时序监测结果为依据，可动态调节电压的32位精简指令集微处理器，该微处理器与不采用 基于关键路径副本的监测技术相比，以1％的面积为代价，在33MHz工作频率下，平均功耗由 320MIPS／W降低到150 MIPS／W。2004年，麻省理工大学提出了一种新型触发器(CanaryFlip．Flop， CFF)，将这种触发器组加入到芯片内部结构中，任何影响到核心触发器的变化同样会影响CFF组， 且后者在前者之前会产生逻辑失效并发出告警信号，实时跟踪环境中的各种变化，保证核心电路正 常工作【8I。CFF通过时序预警的方式，提前预测到芯片可能产生的时序错误，指导芯片动态调节电压， 将采