电路为什么要有触发器这种结构？.docxVIP

这是个很好的问题，因为触发器(flip flop)是数字电路很重要的基础，会了这个才能设计大规模电路。先简短回答问题：用触发器是因为触发器能保存数据，保存电路状态；触发器是在时钟边沿触发，用时钟同步是让整个电路能同步整齐划一的工作；乘法器的计算部分是组合逻辑，不需要触发器，计算后的结果可以用触发器保存起来。接下来详细解释。电路系统中是有两种电路，一种是组合逻辑(Combinational Logic),其输出只是当前输入的函数，与之前状态无关，无存储功能；另一种是时序逻辑(Sequential Logic )，能够存储数据供以后使用，如触发器，memory，寄存器(register,由多个触发器组成)。举个例子，如果你要做累加，计算 如果不用触发器，只用组合逻辑，设计为下图。但可以看到这个设计有问题，无法实现结果，因为无法存储中间值，无法控制状态转换。 所以就需要触发器存储中间值，结构如下：所以在实际的电路系统中，是由时序逻辑与组合逻辑共同组成。时序逻辑储存中间值，可分割组合逻辑，让每个组合逻辑变成一小块。流水线就是这样，能提高时钟频率，增加系统吞吐量，让每个模块的利用率达到最大。如下图所示：设计触发器时，需要注意触发器的几个时间特性，满足这些特性触发器才能正常工作：建立时间（T setup time）：是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立的时间