毕业论文--折叠式共源共栅运算放大器设计与实现.docVIP

大连东软信息学院 本科毕业设计（论文） 论文题目 论文题目：折叠式共源共栅运算放大器设计与实现 系 所： 电子工程系 专 业： 电子信息工程（集成电路设计与系统方向） 学生姓名： 学生学号： 指导教师： 导师职称： 讲师 完成日期： 2014年 4月 28日 大连东软信息学院 Dalian Neusoft University of Information 大连东软信息学院毕业设计（论文） 摘要 PAGE IV 折叠式共源共栅运算放大器设计与实现 摘 要 运算放大器是模拟电路中最重要和最通用的单元电路之一，随着集成电路技术的不断发展与创新，高性能运算放大器得到了广泛的使用，成为模拟集成电路和混合信号集成电路设计的核心单元电路，并已被运用到各种电子系统之中，其性能直接影响电路及系统的整体性能，被人们称作“万能的集成电路”。 本文设计的是一种折叠式共源共栅运算放大器的版图。折叠式共源共栅结构的CMOS运算放大器具有诸多优良特性。折叠式共源共栅电路不仅能提高增益，增加电源电压噪声抑制能力，还能在输出端允许自补偿。相对比套筒式的结构，折叠式电路可以增大电路的输出摆幅，并且使电路更适合做单位增益缓冲器。本文采用全定制的设计方法，人工布局布线来完成，全定制ASIC设计是集成电路的最基本设计方法，是对集成电路中所有的元器件进行精细布局的设计方法。全定制ASIC设计可以实现最小的芯片面积，最佳的布线布局、最优的功耗和得到最好的电特性等等。该方法经常被用于模拟电路、数模混合电路以及对速度、功耗、芯片面积和其它器件有着特殊要求的场合。 本设计采用0.5微米工艺，使用Cadence中的Analog Artist进行前仿真，再运用Cadence的vituso软件进行版图的绘制工作，并进行DRC和LVS验证。然后进行版图的优化，用Cadence中的DIVA工具进行DRC验证，再用DRACULA工具进行LVS验证，最终提取版图GDS文件。 关键词：共源共栅，全定制，版图 大连东软信息学院毕业设计（论文） Abstract Design and Implementation of Folded Cascode Operational Amplifiers Abstract Operational Amplifiers is one of the unit circuit analog circuit is the most important and most common, with the continuous development and innovation of integrated circuit technology, high-performance operational amplifiers have been widely used, the core of analog integrated circuits and mixed-signal IC design unit circuit, and has been applied to a variety of electronic systems among its performance directly affects the overall performance of the circuits and systems, has been called universal integrated circuit. This design is a folded cascode op amp territory. Folded cascode CMOS op-amp structure has many excellent features. Folded cascode circuit can not only increase the gain, increasing supply voltage noise rejection capabil