EDA技术与应用讲义第5章第2节VHDL基本语句（二）基本单元电路表达.pptVIP

基本单元电路的VHDL代码 三态门 双向缓冲器 计数器 移位寄存器 D触发器 译码器 多路选择器 加法器 乘法器 三态门：要点 三态电路是总线电路设计的必须状态 CPLD/FPGA器件 不能 在内部 产生 三态电路 只能在 端口处 产生 三态电路 内部三态电路 必须用 选择器电路 代替 三态门：图 VHDL 应如何表达 ？ LIBARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY tri_s IS PORT ( enable, : IN STD_LOGIC; datain : IN STD_LOGIC_VECTOR(7 DOWNTO 0); dataout : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); END ENTITY tri_s; ARCHITECTURE BEHAV OF tri_s IS BEGIN PROCESS ( enable, datain ) BEGIN IF enable = 1 THEN dataout = datain; ELSE dataout = ZZZZZZZZ; -- error code :dataout = zzzzzzzz; END IF; END PROCESS; END ARCHITECTURE BEHAV; 详细参见： p127_ex5_13 三态门：代码 双向缓冲器：图 VHDL 应如何表达 ？ 双向缓冲器：代码 ENTITY bitri_stateok IS PORT ( control : IN STD_LOGIC; in1 : IN STD_LOGIC_VECTOR(7 DOWNTO 0); x : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); q : INOUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); END ENTITY bitri_stateok; ARCHITECTURE BEHAV OF bitri_stateok IS BEGIN PROCESS ( control, q, in1 ) BEGIN IF control = ‘0 THEN x = q; q = ZZZZZZZZ; -- correct code, compare with example 5_14; ELSE q = in1; x = ZZZZZZZZ; -- the code can be omitted !!! END IF; END PROCESS; END ARCHITECTURE BEHAV; 详细参见： p129_ex5_15 双向缓冲器：一个错误的代码 ENTITY bitri_state IS PORT ( control : IN STD_LOGIC; in1 : IN STD_LOGIC_VECTOR(7 DOWNTO 0); x : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); q : INOUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); END ENTITY bitri_state; ARCHITECTURE BEHAV OF bitri_state IS BEGIN PROCESS ( control, q, in1 ) BEGIN IF control = 1 THEN x = q; -- error code, compare with example 5_15; ELSE q = in1; x = ZZZZZZZZ; -- the code can be omitted !!! END IF; END PROCESS; END ARCHITECTURE BEHAV; 详细参见： p129_ex5_14 电路图是？ 双向端口：ex5_14 ex5_15 e