定点原码一位乘法器的设计.docVIP

PAGE I 沈阳航空航天大学 课 程 设 计 报 告 课程设计名称：计算机组成原理课程设计 课程设计题目：定点原码一位乘法器的设计 院（系）： 专 业： 班 级： 学 号： 姓 名： 指导教师： 完成日期： 沈阳航空航天大学课程设计报告 I- 目 录 TOC \o 1-3 \h \z 第1章 总体设计方案 1 1.1 设计原理 1 1.2 设计思路 2 1.3设计环境 3 第2章 详细设计方案 5 2.1 顶层方案图的设计与实现 5 2.1.1创建顶层图形设计文件 5 2.2 功能模块的设计与实现 6 2.2.1 乘数寄存器模块的设计与实现 6 2.2.2 部分积寄存器模块的设计与实现 8 2.2.3 被乘数寄存器模块的设计与实现 10 2.2.4 控制器器模块的设计与实现 12 2.2.5 加法器模块的设计与实现 15 2.3 仿真调试 17 第3章 编程下载与硬件测试 18 3.1 编程下载 18 参考文献 19 附录（电路原理图） 20 沈阳航空航天大学课程设计报告 第1章 总体设计方案 1.1 设计原理 原码一位乘，即两个原码数相乘，其乘积的符号为相乘两数符号的异或值，数值则为两数绝对值之积。例如： X=0.1010，Y=—0.1101，求X·Y数值的过程如下： 取双符号位，被乘数X=00 1010，乘数部分|Y|=00 1101 部分积 乘数 00 0 0 0 0 1 1 0 1 +X 00 1 0 1 0 1 0 1 0 右移一位 00 0 1 0 1 0 1 1 0 1（丢失） +0 00 0 0 0 0 0 1 0 1 右移一位 00 0 0 1 0 1 0 1 1 0（丢失） +X 00 1 0 1 0 1 1 0 0 右移一位 00 0 1 1 0 0 1 0 1 1（丢失） +x 00 1 0 1 0 0 0 0 0 右移一位 00 1 0 0 0 0 0 1 0 1（丢失） 结果：X·Y=1由于在计算机内多个数据一般不能同时相加，一次加法操作只能求出两数之和，因此每求得一个相加数，就与上次部分积相加每次计算时，相加数逐次向左偏移一位，由于最后的乘积位数是乘数（被乘数）的两倍，因此加法器也需增到两倍。部分积右移时，乘数寄存器同时右移一位，所以用乘数寄存器的最低位来控制相加数取被乘数或零，同时乘数寄存器接收部分积右移出来的一位，完成运算后，部分积寄存器保存乘积的高位部分，乘数寄存器中保存乘积的低位部分。 根据人工算法可以知道，原码一位乘法的整体设计应包括乘数寄存器，被乘数寄存器，移位电路，控制器，部分积五大模块，包含一个输入、输出、控制器模块，并作为顶层设计，以上五大模块作为底层设计，采用硬件器件设计实现。 因此，可以得出以下原理框图设计如图1.1所示： 图1.1 原码一位乘的逻辑电路框图 如上逻辑框图1.1中所示，其中B为被乘数寄存器，用来存放被乘数，C为乘数寄存器，用来存放乘数并且移位，A为部分积寄存器，存放每次相加并移位后的数据，ALU加法器实现加法操作，移位电路用来对相加后的数据作移位处理，计数器控制移位次数和输出结果。 1.2 设计思路 定点原码一位乘法器的设计（如图1.1所示）主要包含如下两个部分。一、运算部分：被乘数寄存器要有并入功能，从而进行被乘数的输入，被乘数寄存器的输出和乘数寄存器的最后一位分别相与，以此来确定+X或+0；乘数寄存器要有并入和右移的功能，从而实现乘数部分的右移，最后得到结果的低四位；被乘数和乘数的最后一位相与的结果作为加法器的一个输入，与原部分积相加，得到新的部分积，最后则为结果的高四位。二、控制部分：进行运算时主要有两个状态，一个是乘数与被乘数的并入状态，一个就是乘数与部分积的右移状态。定点原码一位乘法器的底层、顶层的设计都采用原理图设计输入方式，经编译、调试后形成*.bit文件并下载到XCV200可编程逻辑芯片中，经硬件测试验证设计的正确性。 1.3设计环境 （1）硬件环境 ?伟福COP2000型计算机组成原理实验仪 COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄存器、程序计数器、