第9章数字系统设计基础.ppt

8. 节拍发生器 节拍发生器用于产生T0~T7八个节拍脉冲信号，以便控制计算机按固定节拍有序地工作。节拍发生器逻辑图如图9-16(a)所示，它是一个环形移位寄存器，产生的波形如图9-16(b)所示。构成节拍发生器的关键在于环形移位寄存器的初始状态要置为此模型计算机的节拍发生器由1片74LS273（八D触发器）和1片具有置1端的74LS74（双D触发器）构成。在CLR=0信号作用下，使74LS74初始产生一个1。 图9-16(a) 节拍发生器逻辑图 图9-16(b) 节拍发生器脉冲波形图 9. 时钟信号源 时钟信号源用于产生固定频率的方波脉冲。模型计算机中的时钟信号源是由555定时器组成的多谐振荡器。为了使方波的占空比等于1/2，应选占空比可调的多谐振荡器，电路如图9-17所示，电容充电时D1导通，电容放电时D2导通。时钟信号周期为： T=0.7(R1+R2)C2=0.7?66?103?10?10-6?0.5s 图9-17 时钟信号源原理图 10. 操作控制器 操作控制器是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成取指令和执行指令的控制。在模型计算机中，操作控制器的任务是按照时间节拍T0~T7，并根据指令译码器输出的各个指令的不同操作要求，向各个功能部件发出一系列有序的控制命令。 模型计算机中控制信号共有9个，具体是： 程序计数器PC的计数控制信号IPC； 地址寄存器MAR的寄存命令信号IMAR； 数据寄存器DR的寄存命令信号IDR； 数据寄存器DR的输出控制信号EDR； 累加器A的输入命令信号IA； 累加器A的输出控制信号EA； ALU的加法运算控制信号ISUM； ALU的输出控制信号ESUM； 指令寄存器IR的寄存命令信号IIR； 操作控制器是由GAL16V8实现的，引脚信号连接如图9-18所示。各控制命令与节拍脉冲信号、指令操作命令之间的关系是： IMAR=(T0+T3?LD+T3?ADD)? （9-1） IIR=T2? （9-2） IA=(T6?LD+T6?ADD) （9-3） IDR=T1+T4?LD+T4?ADD （9-4） IPC=T2+T5?LD+T5?ADD （9-5） ISUM=(T5?ADD) （9-6） ESUM=(T6?ADD) （9-7） EA=(T7?ADD) （9-8） EDR=T6?ADD+T7?ADD （9-9） 图9-18 操作控制器的引脚配置图 9.3.3 基于逻辑部件的模型计算机实现 在GAL16V8和EPROM编程后，将各个功能部件连接起来，就得到了8位模型计算机。现在以6+7运算来说明模型计算机是如何工作的。 （1）上电复位（CLR=0）后，程序计数器PC清零，即PC的状态是000；节拍发生器产生T0节拍，即T0=1；在T0节拍内，IMAR=0（见式9-1），将PC内容送入地址寄存器MAR，使存储器的地址线为000，由存储器EPROM读出指令操作并送入DR的输入端。第一个CLK的下降沿到达时，T0节拍结束，开始T1节拍。 （2）在T1=1节拍期间，IDR=1（见式9-4），在第二个CLK上升沿到来时，将指令操作入DR，并直接送到内部数据总线上。第二个CLK的下降沿到达时，T1节拍结束，开始T2节拍。 （3）在T2=1节拍期间，IIR=0（见式9-2），IPC=1（见式9-5）。当IPC=1时，且在第三个CLK上升沿到来时，PC执行PC+1操作，即PC内容由000变成001。由于IIR=0，第三个CLK的上升沿到来时，内部数据总线上的操作码存入指令寄存器IR，并进行译码，译码输出为LD=1，表明下一步应取操作数。在第三个CLK的下降沿到达时，T2节拍结束，开始T3节拍。 （4）在T3=1节拍期间，因为LD=1，所以IMAR=0（见式9-1），在第四个CLK上升沿到来时，MAR将PC的001存入，存储器的地址线为001。由存储器EPROM读出操作该数在外部数据总线上。在第四个CLK的下降沿到达时，T3节拍结束，开始T4节拍。 （5）在T4=1节拍期间，IDR=1（见式9-4），在第五个CLK上升沿到来时，外部数据总线上的操作数送入DR，并送入内部数据总线。在第五个CLK的下降沿到达时，T4节拍结束，开始T