十二进制同步计数器的设计.pptVIP

实验四 同步计数器的设计 熟悉J-K触发器的逻辑功能。 掌握J-K触发器构成同步计数器。 实验目的 1．用JK触发器和门电路设计一个特殊12进制计数器，要求使用权的排列为8421的非BCD码，即允许使用1010及以后各码，其十进制数的状态转移图为： 2．静态检查：用逻辑开关模拟输入的非BCD码，并把输出接“0～1”显示器检查，触发器CP端接单脉冲，看电路工作是否正常。 3．动态检查：触发器CP端接连续脉冲，用示波器观察输出的波形。 实验内容 所用器件：109 X 2、00 X 1、08 X 1 所用器件 109 X 2、00 X 1、08 X 1 74LS00 74LS08 1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。 5．检查自启动性。 6 ．画出逻辑图。 时序电路设计步骤 设计过程 1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。 5．检查自启动性。 6 ．画出逻辑图。 4 1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。 5．检查自启动性。 6 ．画出