数字电子技术 第二版 —高职电子信息—杨翠峰 王永成 课件第2章 集成逻辑门电路.pptVIP

集成逻辑门集成逻辑门电路是构成数字电路的基本单元。 本章导读：TTL和CMOS集成逻辑门电路的工作原理、逻辑功能和外特性；其它功能的集成逻辑门电路；逻辑符号、逻辑功能及其应用；一般故障的诊断与排除。 学习重点： TTL集成电路的外部特性；TTL、CMOS集成电路的应用。 集成电路是将若干个晶体管、二极管和电阻集成并封装在一起的器件。与分立电路相比，集成电路使数字电路的体积大大缩小，功耗降低，工作速度和可靠性得到提高。 DIP封装的集成电路引脚编号方法：芯片的一端有半月形缺口(有些是一个小圆点，凹口或一个斜切角)用来指示引脚编号的起始位置；起始标志朝左，紧邻这个起始引脚标志的左下方引脚为第1脚，其他引脚按逆时针方式顺序排列。 3.为了方便画图，原理图中没有按引脚的排序画，操作时请注意引脚编号。接好线后，分别设定输入量，观察输出结果。如果需要处理的信息多于单个芯片所提供的逻辑单元数量，可以对芯片进行级联。 4.使用芯片时要注意区分输入、输出是高电平有效还是低电平有效。 74LS08为四2输入与门电路，图(a)表示了四个与门的输入、输出对应关系。其中14脚接+5V电源，7脚接地。测试其逻辑功能的接线方法如图所示。将测试结果记录在表中，判断是否满足Y = AB的逻辑功能。 74LS32是四2输入或门电路，图(a)为其引脚排列图。测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足Y=A+B的逻辑功能。  74LS04是六反相器，引脚排列如图(a)所示，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足的其逻辑功能。 74LS00是四2输入与非门电路，如图(a)所示为其引脚排列图，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足的其逻辑功能。 74LS02是四2输入或非门电路，其引脚排列如图(a)，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足其逻辑功能。 74LS86是四2输入异或门电路，引脚排列如图(a)所示，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足的其逻辑功能。 74LS20是双4输入与非门电路，引脚排列如图(a)所示，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足其逻辑功能。 74LS51是双2路2-2输入与或非门电路，引脚排列如图(a)所示，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足其逻辑功能。 CMOS与非门与TTL与非门虽然内部结构不同，但其逻辑功能完全一致。图(a)给出了CD4011引脚排列。请按照图(b)接线，测试其逻辑功能，并填入表中。 1.归纳异或门、与或非门分别在什么输入情况下输出低电平？什么情况下输出高电平？ 2.如果要用74LS51实现与非、或非逻辑功能，应如何搭接电路？画出原理图。 能对两个1位二进制数相加而求得和及进位的逻辑电路称为半加器。 设两个加数分别用Ai、Bi表示，本位和数用Si表示，向高位的进位用Ci表示。半加器的逻辑表达式为 半加器的逻辑图及接线图： 能对两个1位二进制数相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 设两个加数分别用Ai、Bi表 示，低位来的进位用Ci-1表示，本位和数用Si表示，向高位的进位用Ci表示，全加器的真值表，如表所示。 实现全加器的逻辑图方法一逻辑表达式为： TTL与非门输出电压uO与输入电压ui的关系称为电压传输特性。如图所示为74LS系列与非门的电压传输特性曲线。 分为三个区域：截止区、转折区和饱和区。 1.输出高电平UOH。74LS系列门电路UOH = 3.6V。一般手册中给出UOH的最小值UOHmin，74LS系列门电路UOHmin =2.7V。 2.输出低电平UOL 。74LS系列门电路UOL = 0.35V。一般手册中给出UOL的最大值UOLmax，74LS系列门电路UOLmax =0.5V。 3.阈值电压UTH。阈值电压也称为门限电压或门槛电压，是输出电压由高电平变为低电平或由低电平变为高电平的分界线。它的含义是：对与非门电路，当uiUTH时，uo=UOL；uiUTH时，uo=UOH 。74LS系列门电路UTH≈1V。 4.关门电平UOFF。 UOFF是TTL与非门电路输出高电平时，输入端允许输入的最大低电平值。即为保证TTL输出高电平，应满足ui≤UOFF，UOFF的确切值因每一器件而异。一般手册中给出输入低电平最大值UiLmax代替UOFF。 74LS系列门电路UiLmax=