内存组织、原理与接口.pptVIP

部分译码 A19～ A15 A14～ A12 A11～A0 一个可用地址 1 2 3 4 ××10× ××10× ××10× ××10× 000 001 010 011 全0～全1 全0～全1 全0～全1 全0～全1 20000H～20FFFH 21000H～21FFFH 22000H～22FFFH 23000H～23FFFH 32 线选译码 [3] 线选译码 只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） 虽构成简单，但地址空间严重浪费 必然会出现地址重复 一个存储地址会对应多个存储单元 多个存储单元共用的存储地址不应使用 33 线选译码示例 A19～ A15 A14 A13 A12～A0 一个可用地址 1 2 ××××× ××××× 1 0 0 1 全0～全1 全0～全1 04000H～05FFFH 02000H～03FFFH 34 7.4.4 DRAM连接 [1] 行地址和列地址的传送 [2] RAS和CAS信号的产生 [3]刷新控制 35 7.5 PC系列微机的内存组织 当CPU的数据宽度大于8位时，要求内存系统能够实现单字节和多字节的操作，因此，在PC系列微机中使用分体结构来组织内存系统 36 7.5.1 8086微机的内存分体 8086CPU的16位微机系统，要求实现对内存的一次访存操作既可以处理一个16位字，也可以只处理一个