数字电子技术 教学课件 ppt 作者 初玲 第18次课边沿触发器.docVIP

PAGE PAGE 6 第18次课 边沿触发器 本次重点内容： 边沿JK触发器的原理与逻辑功能。 维持阻塞D触发器的原理及特点 教学过程 18.1边沿触发器 为何要用边沿触发器？ 同步触发方式存在空翻，边沿触发器可以克服空翻现象。 边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。 边沿触发器主要有维持阻塞D触发器、边沿JK触发器、CMOS边沿触发器等。 18.1 TTL边沿JK触发器 一、电路结构 图18－1 二、逻辑功能 特性方程：Qn+1= J+ Qn(CP下降沿有效) Qn+1为CP下降沿到来后的次态。 三 、具有直接置0端和置1端。 :直接（异步）置0端， :直接（异步）置1端。 非号：低电平有效， 直接（异步）:不受CP的影响。 当＝0、 =1时，触发器被置0。 当＝1、 =0时，触发器被置1。 18.2 维持阻塞D触发器 一、电路结构: 图18－4 二、逻辑功能与触发方式 ㈠ 逻辑功能 1．设输入D＝1 ⑴ 在CP＝0时，保持。 因D＝1，G6输入全1，输出Q6＝0，它使Q4＝1、Q5＝1。 ⑵ 当CP由0跃变到1时，触发器置1。 在CP＝1期间，②线阻塞了置0通路，故称②线为置0阻塞线。 ③线维持了触发器的1状态，故称③线为置1维持线。 2．设输入D＝0 ⑴ 在CP＝0