数字电子技术 教学课件 ppt 作者 正萍 等编著第4章 触发器.pptVIP

波形分析例4-1 由与非门组成的基本RS触发器电路中，已知输入信号的波形如图4-3所示，试画出Q和的波形 波形分析练习： 在用与非门组成的基本RS触发器中，设初始状态为0，已知输入 的波形图，画出两输出端的波形图。 波形分析例： 在用与非门组成的基本RS触发器中，设初始状态为0，已知输入 的波形图，画出两输出端的波形图。 与非门组成的基本RS触发器总结 1.触发器描述有三种：特性表、特性方程和时序波形图 2.R表示Reset，S表示Set， R有效，S无效就复位 S有效，R无效就置位 两者都无效就保持不变。 两者都有效为非法，此时互补输出全为1，信号同时撤销时状态会不确定，信号分时撤销时，状态取决于后撤销的信号。 波形分析例： 在用或非门组成的基本RS触发器中，设初始状态为0，已知输入R、S的波形图，画出两输出端的波形图。 基本触发器的特点总结： （1）有两个互补的输出端，有两个稳定的状态。 （2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 （3）R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。 （4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”。 4.1.3 集成RS触发器 1.常用的集成RS触发器：CC4044（与非门组成的基本RS触发器）、CC4043（或非门组成的基本RS触发器）、74LS279 （与非门组成的基本RS触发器） 基本触发器的优缺点 优点：结构简单，仅需两个与非门、或非门即可实现。 具有置0、置1、保持功能 缺点： 电平控制问题，即在输入信号存在期间，其电平直接控制触发器输出端的状态，这不仅给触发器的使用带来不方便，而且导致电路抗干扰能力的下降。 RS之间有约束，由与非门构成的RS触发器，违反约束条件时，可能会出现不确定的情况。 这些缺点限制了基本RS触发器的使用 例4-2 同步RS触发器的CP输入及驱动输入信号波形如图4-6所示。设触发器在零时刻的初始状态为0。画出其输出Q的波形。 同步RS触发器的特点 1.时钟电平控制 CP＝1期间触发器接收输入信号，CP=0时，触发器保持状态不变，多个这样的触发器可以在同一个时钟脉冲控制下同步工作，这给用户的使用带来了方便，而且这种触发器只在CP=1时工作，CP＝0时禁止，所以抗干扰能力也比基本RS触发器强的多。 2.RS之间的约束 同步RS触发器在使用过程中，如果违备RS＝0的约束条件，在CP＝1期间，与基本RS触发器相同，会出现不确定的情况。 同步D触发器的特点 1.时钟电平控制，无约束问题 时钟电平控制和同步RS触发器相同，即 CP＝1期间， ， CP=0时，触发器保持状态 不变，同时不存在约束问题了。 2.CP＝1时跟随，下降沿到来时才锁存 CP＝1期间，输出的状态由输入D决定，只有当CP下降沿到来时才锁存。锁存的内容是CP下降沿瞬间D的值。 为解决同步触发器的时钟电平控制问题，增强电路工作的可靠性，出现了边沿触发器 例4-7 用维持阻塞D触发器组成的电路如图4-22所示。设两个触发器在零时刻的初始状态都是0，试画出两触发器输出Q1和Q2的波形。 边沿D触发器的特点 1.CP边沿（上升沿或下降沿）触发，在CP脉冲上升沿（下降沿）时刻，触发器根据此刻输入D的状态决定输出状态。即将此刻输入锁存，直至下一个（上升沿或下降沿）到来时才改变状态。 2.抗干扰能力强，因为边沿触发，只要在触发沿附近一个极短暂的时间内，加在D端的输入信号保持稳定，触发器就能够可靠的接收，在其他时间里输入信号对触发器不会起作用。 3.只具有置1、置0功能，在某些情况下，使用不够方便。 例4-5 画出边沿JK触发器的输出波形。设它在零时刻的初始状态为0，输入波形如图4-14所示。 边沿JK触发器的特点 时钟边沿控制，在CP脉冲上升沿或下降沿瞬间，触发器根据此刻输入J、K的状态决定输出状态。称为边沿触发 抗干扰能力极强，工作速度很高，只要在CP触发沿瞬间JK的值是稳定的，触发器就能根据JK触发器方程建立新状态，在其他时间，JK不起作用。由于是边沿触发，需要的输入信号建立时间和保持时间都极短，所以工作速度很高。 功能齐全，使用灵活，在CP边沿控制下，根据JK取值的不同，可以有保持、置0、置1、翻转四种功能。对于触发器来说，它是一种全功能型的电路。 触发器的描述方式——状态转换图 本章测验 习题4-7 习题4-9 习题4-11（1，4，6，9，10） 习题4-17